Autobuz ISA- primul autobuz de succes pentru calculatoare personale. Inițial avea 8 biți. Odată cu introducerea arhitecturii AT, magistrala ISA a devenit pe 16 biți. Autobuzul ISA era atât o magistrală periferică, cât și o magistrală de sistem. Prin acest magistral procesor, el a comunicat nu numai cu periferice dar si cu RAM. Chiar și regenerarea memoriei a avut loc cu participarea acestui autobuz: aproximativ la fiecare 15 μs, un controler special a trimis un semnal pentru a citi toate celulele de memorie, ceea ce a forțat să fie actualizate sarcinile electrice din condensatorii RAM.

Conector magistrală ISA

Există două tipuri de conectori de magistrală ISA: pe 8 biți și pe 16 biți.

Primul bloc lung de contacte este identic pentru ambele tipuri de conectori. Iar al doilea, scurt, este prezent doar într-un conector pe 16 biți ISA.

Contacte autobuz ISA

ISA pe 8 biți

a lua legatura	Scop
A1	verificare canal I/O; activ scăzut = eroare de paritate
A2-A9	Biți de date (7-0)
A10	Canal I/O gata, redus pentru a prelungi ciclurile de memorie
A11	activarea adresei; activ ridicat când DMA controlează magistrala
A12-A31	Biți de adresă (19-0)
B01	Pământ (GND)
B02	Resetare (RESETARE)
B03	Alimentare +5 Volți
B04	IRQ2
B05	Alimentare -5 volți
B06	Solicitare DMA 2
B07	Alimentare -12 volți
B08	Nu WaitState
B09	Alimentare +12 volți
B10	Pământ (GND)
B11	Scriere în memoria sistemului
B12	Citire memorie de sistem
B13	I/O Scriere
B14	Citire I/O
B15	Confirmare DMA 3
B16	Solicitare DMA 3
B17	Confirmare DMA 1
B18	Solicitare DMA 1
B19	Reîmprospăta
B20	Ceas de sistem (67 ns, 8-8,33 MHz, ciclu de lucru 50%)
B21	IRQ7
B22	IRQ6
B23	IRQ 5
B24	IRQ4
B25	IRQ 3
B26	Confirmare DMA 2
B27	Număr terminal; impulsuri ridicate când termenul DMA. număr atins
B28	Activare blocare adresă
B29	Alimentare +5 Volți
B30	Ceas de mare viteză (70 ns, 14,31818 MHz, ciclu de lucru 50%)
B31	Pământ (GND)

ISA pe 16 biți

a lua legatura	Scop
C1	Activare înaltă a magistralei de sistem (date disponibile pe SD8-15)
C2-C8	Biți de adresă (23-17)
C9	Citire memorie (activ pe toate ciclurile de citire a memoriei)
C10	Scriere în memorie (activ în toate ciclurile de scriere în memorie)
C11-C18	Biți de date (8-15)
D1	Selectare cip memorie pe 16 biți (1 așteptare, ciclu de memorie pe 16 biți)
D2	Selectare chip I/O pe 16 biți (1 așteptare, ciclu I/O pe 16 biți)
D3	IRQ 10
D4	IRQ 11
D5	IRQ 12
D6	IRQ 15
D7	IRQ 14
D8	Confirmare DMA 0
D9	Solicitare DMA 0
D10	Confirmare DMA 5
D11	Solicitare DMA 5
D12	Confirmare DMA 6
D13	Solicitare DMA 6
D14	Confirmare DMA 7
D15	Solicitare DMA 7
D16	Alimentare +5 Volți
D17	Folosit cu DRQ pentru a obține controlul asupra sistemului
D18	Pământ (GND)

expediere

Simultan Autobuz ISA poate fi folosit un singur dispozitiv. În mod implicit, magistrala este deținută de CPU. Când un alt dispozitiv dorește să trimită date, acesta setează semnalul corespunzător. Procesorul poate afirma proprietatea asupra magistralei prin afirmarea unui semnal de răspuns. Dispozitivul poate bloca anvelopele pentru o perioadă de timp arbitrară. Dar la fiecare 15 µs, trebuie să emită un semnal REFRESH, pentru ca memoria RAM să fie regenerată.

Autobuzul ISA (Industrial Standard Architecture - industrial standard architecture) a fost utilizat în primul PC IBM, lansat în 1981, iar în 1984 - într-o versiune extinsă pe 16 biți în IBM PC / AT. Autobuzul ISA este baza fundamentală a arhitecturii computerului personal; a fost folosit până la sfârșitul anilor 1990. Pare ciudat că un autobuz cu o arhitectură atât de „veche” a fost folosit în calculatoarele de înaltă performanță produse înainte de sfârșitul anilor 1990, dar acest lucru se datorează fiabilității, capabilităților sale largi și compatibilității. În plus, acest autobuz este încă mai rapid decât majoritatea perifericelor conectate la el.

Notă!

Autobuzul ISA este aproape inexistent în sistemele desktop moderne, iar numărul companiilor care produc plăci ISA este extrem de limitat. Plăcile ISA sunt încă populare în sisteme industriale(PICMG), dar în viitorul apropiat vor dispărea și acolo.

Există două versiuni ale magistralei ISA, care diferă prin numărul de biți de date: versiunea veche de 8 biți și versiunea nouă de 16 biți. versiune veche a lucrat la o frecvență de ceas de 4,77 MHz în calculatoare din clasele PC și XT. Noua versiune a fost folosită în calculatoarele din clasa AT cu viteze de ceas de 6 și 8 MHz. Ulterior s-a ajuns la un acord privind o viteză maximă standard de ceas de 8,33 MHz pentru ambele versiuni ale autobuzelor, ceea ce a asigurat compatibilitatea acestora. Unele sisteme permit autobuzelor să ruleze la rate mai mari, dar nu toate plăcile adaptoare vor accepta această rată. Este nevoie de două până la opt cicluri de ceas pentru a transfera date prin autobuz. Prin urmare, rata maximă de transfer de date pe magistrala ISA este de 8,33 MB/s:

8,33 MHz × 16 biți: 2 ceasuri = 66,64 Mbps (sau 8,33 Mbps)

Lățimea de bandă a unei magistrale pe 8 biți este jumătate din aceasta (4,17 MB/s). Totuși, nu uitați că acestea sunt maxime teoretice - datorită protocolului de comunicare complex, lățimea efectivă de bandă a magistralei este mult mai mică (de obicei de două ori). Chiar și așa, magistrala ISA este mai rapidă decât majoritatea perifericelor conectate la ea.

Autobuz ISA pe 8 biți

Acest autobuz a fost folosit în primul computer IBM PC. Nu este folosit în sisteme noi, dar sute de mii de calculatoare cu o astfel de magistrală sunt încă în funcțiune, inclusiv sisteme bazate pe procesoare 286 și 386.

În conector este introdusă o placă adaptoare cu 62 de pini. Conectorul oferă 8 linii de date și 20 de linii de adresă, ceea ce permite adresarea a până la 1 MB de memorie. Scopul și locația pinii conectorului magistralei ISA pe 8 biți este prezentată în figură.

Deși această magistrală este foarte simplă, până în 1987 IBM nu și-a publicat descrierea completă și diagramele de timp ale semnalelor de pe liniile de date și adrese. Prin urmare, atunci când au creat plăci adaptoare pentru primele computere compatibile cu IBM, dezvoltatorii au trebuit să-și dea seama cum funcționează. Pe măsură ce calculatoarele compatibile cu IBM au proliferat și au devenit standardul industriei, procesul de dezvoltare a devenit mult mai ușor.

Placa adaptorului magistrală ISA pe 8 biți are următoarele dimensiuni:

• înălțime - 4,2 inchi (106,68 mm);

magistrală ISA pe 16 biți

IBM literalmente „a aruncat în aer” lumea PC-urilor odată cu introducerea modelului AT în 1984, care a fost echipat cu procesor de 286. biți de date. Deși procesorul ar putea fi instalat pe placa de sistem cu o magistrală I/O pe 8 biți, a oferit în continuare performanțe sporite la schimbul de date cu diverse plăci conectate la magistrală.

În loc să creeze o nouă magistrală I/O, IBM a decis să facă sistemul compatibil cu adaptoarele pe 8 și 16 biți, păstrând același conector pe 8 biți, dar adăugând unul suplimentar. Rezultatul a fost un conector pentru instalarea adaptoarelor pe 16 biți. Introdusă pentru prima dată în computerele PC/AT în august 1984, magistrala ISA pe 16 biți a fost numită și magistrala AT.

Un conector suplimentar în fiecare conector de expansiune pe 16 biți adaugă 36 de pini (pentru un total de 98 de pini de date) necesari pentru a transfera mai multe date. În plus, alocarea a doi pini ai părții de 8 biți a conectorului a fost modificată. Cu toate acestea, astfel de modificări nu au afectat performanța plăcilor pe 8 biți.

O placă adaptoare tipică din clasa AT are următoarele dimensiuni:

• înălțime - 4,8 inchi (121,92 mm);
• lungime - 13,13 inchi (333,5 mm);
• grosime - 0,5 inchi (12,7 mm).

Calculatoarele din clasa AT pot avea plăci cu o înălțime de 4,8 inchi sau 4,2 inci (corespunzând plăcilor mai vechi pentru computerele din clasa PC/XT). Plăcile cu înălțime redusă au fost instalate într-un computer din clasa XT model 286. Acest model folosea un șasiu din clasa XT cu o placă de bază proiectată pentru un computer din clasa AT, astfel încât înălțimea plăcilor adaptoare a trebuit redusă la 4,2 inci. După aceea, majoritatea producătorilor au început să producă numai adaptoare cu o înălțime redusă care pot fi instalate în orice caz.

Autobuz ISA pe 32 de biți

La ceva timp după lansarea procesorului pe 32 de biți, au fost dezvoltate primele standarde pentru magistrala corespunzătoare. Chiar înainte de primele schițe ale arhitecturilor ISA și EISA, unele companii au început să-și dezvolte propriile proiecte, care sunt o extensie a arhitecturii ISA. Deși au fost produse relativ puține, unele dintre ele se găsesc și astăzi.

Liniile suplimentare ale acestor autobuze au fost utilizate de obicei numai atunci când lucrați cu carduri de expansiune de memorie și adaptoare video fabricate de companii care au creat acest standard. Parametrii lor și pinout-urile conectorului diferă semnificativ de cele standard, în plus, specificațiile și pinout-urile lor nu au fost distribuite.

O magistrală este un canal de transfer de date partajat între diferite unități dintr-un sistem. O magistrală poate fi un set de linii conductoare gravate într-o placă de circuit imprimat, fire lipite la pinii conectorului în care sunt introduse plăcile de circuit imprimat sau un cablu plat. Componentele unui sistem informatic sunt situate fizic pe unul sau mai multe plăci de circuite imprimate, iar numărul și funcțiile acestora depind de configurația sistemului, de producătorul acestuia și, adesea, de generarea microprocesorului. Principalele caracteristici ale magistralelor sunt adâncimea de biți a datelor transmise și rata de transfer de date.

De cel mai mare interes sunt două tipuri de autobuze - de sistem și locale.

Busul de sistem este conceput pentru a oferi transfer de date între dispozitivele periferice și procesorul central, precum și RAM.

O magistrală locală, de regulă, este o magistrală care este conectată direct la pinii microprocesorului, de exemplu. magistrala procesorului.

Există mai multe standarde pentru organizarea unui bus de sistem pentru un computer.

Autobuzul ISA (Industry Standard Architecture) este un autobuz care a fost folosit încă de la primele modele de PC și a devenit un standard în industrie. Modelele XT PC au folosit o magistrală de date pe 8 biți și o magistrală de adrese de 20 de biți. În modelele AT, magistrala a fost extinsă la 16 biți de date și 24 de biți de adresă, ceea ce este și astăzi. Din punct de vedere structural, autobuzul este realizat sub forma a doua sloturi. Subsetul ISA-8 folosește doar primul slot cu 62 de pini, ISA-16 utilizează un slot suplimentar cu 36 de pini. Frecvența ceasului - 8 MHz. Rata de transfer de date de până la 16 MB. Are imunitate bună la zgomot.

Autobuzul oferă abonaților săi capacitatea de a mapa registrele de 8 biți sau 16 biți la I/O și spațiul de memorie. Gama de adrese de memorie disponibile este limitată la regiunea UMA (Unified Memory Architecture), dar pentru magistrala ISA-16, opțiunile speciale de configurare a BIOS pot permite, de asemenea, spațiu în zona cuprinsă între cei 15 și 16 megaocteți de memorie (deși computerul va nu pot folosi mai mult de 15 MB de RAM). Intervalul de adrese I/O este limitat de mai sus de numărul de biți de adresă utilizați pentru decodare, limita inferioară este limitată de zona de adrese 0-FFh rezervată dispozitivelor de pe placa de sistem. PC-ul a adoptat adresarea I/O pe 10 biți, în care liniile de adresă A au fost ignorate de dispozitive. Astfel, gama de adrese a dispozitivelor de magistrală ISA este limitată la zona 100h-3FFh, adică un total de 758 de adrese de registre de 8 biți. Unele zone ale acestor adrese sunt revendicate și de dispozitivele de sistem. Ulterior, a fost folosită și adresarea pe 12 biți (interval 100h-FFFh), dar atunci când se folosește, este întotdeauna necesar să se țină cont de posibilitatea prezenței pe magistrală a adaptoarelor vechi de 10 biți care vor „răspunde” la adresa cu biții A corespunzători în întreaga zonă permisă de patru ori.

Abonații magistralei ISA-8 pot avea până la 6 linii de solicitare de întrerupere IRQ (Interrupt Request), pentru ISA-16 numărul lor ajunge la 11. Rețineți că la configurarea BIOS Setup, unele dintre aceste solicitări pot fi selectate de dispozitivele de pe placa de bază sau de magistrala PCI.

Abonații de magistrală pot folosi până la trei canale DMA (Acces direct la memorie) pe 8 biți și alte trei canale pe 16 biți pot fi disponibile pe o magistrală pe 16 biți. Semnalele de canal pe 16 biți pot fi, de asemenea, utilizate pentru a obține controlul direct al magistralei de la Bus-Master. În acest caz, canalul DMA este utilizat pentru a oferi arbitrajul controlului magistralei, iar adaptorul Bus-Master generează toate semnalele de adresă și de control ale magistralei, fără a uita să „dați” controlul magistralei procesorului nu mai mult de 15 microsecunde mai târziu (pentru a nu perturba regenerarea memoriei).

Toate resursele magistralei de sistem enumerate trebuie să fie distribuite între abonați fără conflict. Non-conflict înseamnă următoarele:

Fiecare abonat trebuie să gestioneze magistrala de date în timpul operațiunilor de citire

(dați informații) numai prin adresele lor sau prin accesarea canalului DMA pe care îl folosesc. Zonele de adrese de citire nu trebuie să se suprapună. Nu este interzis să „spionezi” operațiunile de scriere care nu îi sunt adresate.

Linia de cerere de întrerupere IRQx alocată trebuie să fie menținută la nivel scăzut de către abonat în starea pasivă și condusă la nivel ridicat pentru a activa cererea. Abonatul nu are dreptul de a controla liniile de solicitare neutilizate, acestea trebuie să fie oprite electric sau conectate la un buffer care se află în starea a treia. Un singur dispozitiv poate folosi o singură linie de solicitare. O astfel de absurditate (din punct de vedere al circuitelor TTL) a fost permisă în primele PC-uri și a fost replicată cu sârguință de mulți ani ca un sacrificiu al compatibilității.

Problema alocării resurselor în adaptoarele vechi a fost rezolvată cu ajutorul jumperilor, apoi au apărut dispozitive definite de software, care au fost înlocuite practic de carduri PnP autoconfigurate.

Pentru autobuzele ISA, un număr de companii produc carduri prototip (Protitype Card), care sunt plăci de circuite imprimate de format complet sau redus cu un suport de montare. Plăcile sunt echipate cu circuite de interfață obligatorii - buffer de date, decodor de adrese și altele. Restul plăcii este un „blind” pe care dezvoltatorul poate plasa o versiune a dispozitivului său. Aceste plăci sunt convenabile pentru testarea modelului unui produs nou, precum și pentru montarea unor copii unice ale dispozitivului, atunci când dezvoltarea și fabricarea unei plăci de circuit imprimat este neprofitabilă.

Odată cu apariția procesoarelor pe 32 de biți, s-au făcut încercări de a extinde lățimea magistralei, dar toate magistralele ISA pe 32 de biți nu sunt standardizate, cu excepția magistralei EISA.

2. Autobuz EISA

Odată cu apariția microprocesoarelor 80386 pe 32 de biți (versiunea DX), Compaq, NEC și o serie de alte companii au creat o magistrală EISA pe 32 de biți care este pe deplin compatibilă cu ISA.

Autobuzul EISA (Extended ISA) este o extensie ISA rigid standardizată de până la 32 de biți. Designul oferă compatibilitate cu acesta și adaptoarele ISA convenționale. Pinii de expansiune suplimentari ingusti sunt situati intre lamelele conectorului ISA si dedesubt astfel incat adaptorul ISA, care nu are sloturi suplimentare pentru chei in conectorul de margine, sa nu ajunga la ele. Instalarea cardurilor EISA în sloturile ISA nu este permisă, deoarece circuitele sale specifice vor ajunge pe pinii circuitelor ISA, drept urmare placa de bază va fi inoperabilă.

Extinderea magistralei nu se referă doar la creșterea lățimii datelor și adresei: modurile EISA folosesc semnale de control suplimentare pentru a permite moduri de transmisie mai eficiente. În modul de transmisie normal (fără rafală), până la 32 de biți de date pot fi transferați pe ciclu de ceas (un ceas per fază de adresă, un ceas per fază de date). Performanța maximă a magistralei este implementată prin modul burst (Burst Mode) - un mod de mare viteză pentru trimiterea de pachete de date fără a specifica adresa curentă în interiorul pachetului. În interiorul pachetului, următoarele date pot fi transmise în fiecare ciclu de magistrală, lungimea pachetului poate ajunge la 1024 de octeți. Autobuzul oferă și moduri DMA mai eficiente, în care cursul de schimb poate ajunge la 33 MB/s. Liniile de solicitare de întrerupere permit utilizarea partajată, menținând în același timp compatibilitatea cu cardurile ISA: fiecare linie de solicitare poate fi programată atât pentru sensibilitatea marginilor, atât în ​​ISA, cât și la nivel scăzut. Autobuzul permite până la 45 de wați de putere pentru fiecare placă de expansiune, dar niciun adaptor nu consumă de obicei putere completă.

Fiecare slot (maximum 8) și placă de sistem poate avea activare selectivă a adresei I/O și linii separate de cerere și confirmare pentru controlul magistralei. Arbitrajul cererii este efectuat de dispozitivul ISP (Integrated System Peripheral). Un accesoriu obligatoriu pe o placă de bază cu magistrală EISA este NVRAM, o memorie de configurare nevolatilă care stochează informații despre dispozitivele EISA pentru fiecare slot. Formatul de înregistrare este standardizat și un ECU special (EISA Configuration Utility) este utilizat pentru a modifica informațiile de configurare. Arhitectura permite adaptoarelor definite de software să rezolve automat conflictele de utilizare a resurselor sistemului în mod programatic, dar spre deosebire de specificația PnP, EISA nu permite reconfigurarea dinamică. Toate modificările de configurare sunt posibile numai în modul de configurare, după ieșire din care trebuie să reporniți computerul. Accesul izolat la porturile I/O ale fiecărei plăci în timpul configurării este asigurat simplu: semnalul AEN, care permite decodarea adresei în ciclul I/O, vine în fiecare slot printr-o linie AENx separată, la acel moment controlată de software. . În acest fel puteți accesa individual cardurile ISA obișnuite, dar acest lucru este inutil, deoarece cardurile ISA nu acceptă schimbul de informații de configurare furnizate de magistrala EISA. Pe baza unor idei de configurare EISA, specificația PnP pentru magistrala ISA a crescut (formatul înregistrărilor de configurare ESCD seamănă în multe privințe cu EISA NVRAM).

EISA este o arhitectură costisitoare, dar utilă pentru sisteme multi-tasking, servere de fișiere și oriunde este necesară extinderea magistralei I/O de înaltă performanță.

Obosi ISA (eu industrial S standard A rhitecture) este magistrala standard de facto pentru computere personale, cum ar fi IBM PC/AT și compatibile. Obosi EISA, cu care un număr de firme au produs calculatoare personale, a cedat magistrala PCI și acum este rar folosit. Principalele diferențe dintre magistrala ISA a computerului personal IBM PC/AT și predecesorul său, magistrala computerului IBM PC/XT, sunt următoarele:

magistrala AT a computerelor permite utilizarea atât a dispozitivelor I/O pe 16 biți, cât și a memoriei pe 16 biți pe plăci externe;

un ciclu de acces la memoria de 16 biți de pe o placă externă poate fi efectuat fără a introduce cicluri de așteptare;

cantitatea de memorie direct adresabilă de pe plăcile externe poate ajunge la 16 MB;

o placă externă poate deveni master (master) pe magistrală și poate accesa independent toate resursele atât pe magistrală, cât și pe placa de bază.

1.1. Tipuri de dispozitive care funcționează pe magistrala ISA

Când descrieți un autobuz, este recomandabil să ne gândim la un computer ca fiind format dintr-o placă de bază (placă de bază) și plăci externe care interacționează între ele și resursele plăcii de bază prin intermediul magistralei. Toate dispozitivele pasive (care nu pot deveni sarcini) de pe magistrală pot fi împărțite în două grupuri - dispozitive de memorie și de intrare/ieșire (porturi). Ciclurile de acces pentru fiecare dintre grupuri diferă între ele atât în ​​ceea ce privește caracteristicile de timp, cât și semnalele generate pe magistrală.

Pur condiționat, pentru comoditatea înțelegerii funcționării autobuzului ISA, vom presupune că pe placa de bază a computerului există următoarele dispozitive care pot fi proprietari (maeștri) magistralei: unitate centrală de procesare (CPU), controler de acces direct la memorie (DMA), controler de regenerare a memoriei (MRC). În plus, o placă externă poate fi folosită și ca master pe autobuz. La executarea unui ciclu de acces pe magistrală, doar unul dintre dispozitive poate fi master. Să aruncăm o privire mai atentă la funcțiile acestor dispozitive pe autobuz ISA.

Unitate centrală de procesare (CPU)- este comandantul principal al autobuzului. În mod implicit, CPU-ul va fi considerat master pe magistrală. Controlerul DMA, precum și controlerul de regenerare a memoriei, dezactivează procesorul pe durata lucrului lor.

Controler PDP- acest dispozitiv este asociat cu semnalele de solicitare pentru modul DMA si semnalele pentru confirmarea modului DMA. Un semnal de solicitare activ către DMA va permite achiziționarea ulterioară a magistralei de către controlerul DMA pentru a transfera date din memorie în porturile de ieșire sau din porturile de intrare în memorie.

Controler de reîmprospătare a memoriei- devine proprietarul magistralei si genereaza semnale de citire adresa si memorie pentru a regenera informatiile din cipurile de memorie dinamica atat pe placa de baza cat si pe placile externe.

Placa externa- comunica cu alte dispozitive printr-un conector pe magistrala ISA. Poate deveni un maestru pe magistrală pentru accesarea memoriei sau a dispozitivelor I/O.

În plus, pe placa de bază a computerului există o serie de dispozitive care nu pot fi master pe autobuz, dar interacționează totuși cu acesta. Acestea sunt următoarele dispozitive:

Ceas în timp real (cronometru-contor)- Acest dispozitiv constă dintr-un ceas în timp real pentru a accepta data și ora și un cronometru, de obicei bazat pe cipul Intel 8254A. Unul dintre cronometrul acestui microcircuit generează impulsuri cu o perioadă de 15 microsecunde pentru a porni controlerul de regenerare a memoriei pentru regenerare.

Placa de baza incrucisata- partea plăcii de bază care conectează conectorii magistralei ISA pentru a conecta plăcile externe cu alte resurse de pe placa de bază.

Memorie pe placa de baza- o parte sau toate cipurile de memorie cu acces direct (RAM) utilizate pentru stocarea informațiilor CPU. Chips-urile pot fi plasate și pe plăci externe memorie suplimentară.

Controler de întrerupere- Acest dispozitiv este conectat la liniile de cerere de întrerupere de pe magistrală. Întreruperile necesită întreținere suplimentară a procesorului.

Dispozitive I/O- unele sau toate dispozitivele de intrare/ieșire (cum ar fi porturile paralele sau seriale) pot fi amplasate atât pe placa de bază, cât și pe plăcile externe.

Schimbător de octeți de date- Acest dispozitiv vă permite să faceți schimb de date între dispozitive pe 16 și 8 biți.

Arhitectura computerului personal IBM PC/AT din punctul de vedere al utilizării magistralei ISA este prezentată în figură.

Plăcile externe instalate în sloturile de magistrală pot fi de 8 și/sau 16 biți. O placă de 8 biți are un singur conector de interfață și poate gestiona doar date de 8 biți. De asemenea, un slot de 8 biți nu poate fi un master de magistrală. O placă de 16 biți are în mod necesar doi conectori de interfață - unul principal, la fel ca în plăcile de 8 biți și unul suplimentar. O astfel de placă poate funcționa atât cu date pe 8, cât și pe 16 biți și, în plus, poate fi un master pe magistrală. Numărul total de plăci instalate în conectorii magistralei este limitat atât de capacitatea de încărcare a magistralei, cât și de designul plăcii de bază. De regulă, nu puteți instala mai mult de 8 plăci externe (cinci pe 16 biți și trei pe 8 biți) pe magistrală. Această limitare este cauzată și de numărul relativ mic de linii de solicitare DMA gratuite și cereri de întrerupere disponibile pe autobuz.

2. Caracteristicile maeștrilor din autobuz

2.1. Procesor

Implicit, procesorul central este proprietarul principal al magistralei, controlerul DMA și controlerul de regenerare a memoriei pot deveni maeștri pe magistrală, doar dezactivând mai întâi procesorul. Procesul de interzicere a funcționării CPU constă în generarea unui semnal de solicitare pentru RAP și primirea unui semnal de confirmare a RAP-ului.

CPU poate fi sursa operațiunilor atât pe 16 biți, cât și pe 32 de biți. Când CPU este o resursă pe 16 biți, poate funcționa atât pe resurse pe 16 biți, cât și pe 8 biți de pe magistrală. Când CPU execută o comandă care operează pe date de 16 biți, dacă resursa de acces este de 8 biți, atunci două cicluri de acces sunt efectuate de hardware special de pe placa de bază în acest caz. Dacă CPU este pe 32 de biți, atunci hardware-ul de pe placa de bază a computerului trebuie să convertească un ciclu CPU de 32 de biți cu o resursă externă în două cicluri individuale de acces pe 16 biți.

Caracteristici pentru plăci externe. Dacă CPU este masterul pe magistrală, atunci plăcile externe pot funcționa numai în modul memorie sau I/O.

2.2. Controler PDP

Semnalele pentru suportul DMA sunt conectate direct la controlerul DMA, de obicei bazat pe cipul Intel 8237A. Când modul DMA este solicitat de orice dispozitiv (cel puțin unul dintre semnale DRQ devine activ), controlerul DMA preia magistrala de la CPU. Emiterea unui semnal adecvat -DACKînseamnă că controlerul DMA a început transmisia de date. Ciclurile DMA nu vor fi executate pe magistrală dacă semnalul -MAESTRU va fi permis de la orice bord extern.

Dacă o solicitare DMA este necesară de către un dispozitiv I/O, atunci trebuie luat în considerare faptul că canalele DMA 0...3 acceptă doar transferul de date pe 8 biți; toate datele trebuie transmise numai pe linii SD<7...0> . Schimbarea octetilor în acest caz este efectuată de hardware de pe placa de bază în conformitate cu semnalele SA0 și -SBHE. O astfel de permutare poate fi necesară, de exemplu, când se transferă date de la octetul înalt al memoriei de 16 biți la un port de 8 biți. Canalele DMA 5...7 acceptă numai transmisia de date pe 16 biți; toate datele trebuie să fie transferate ca linii de 16 biți SD<15...0> . Memoria care participă la operarea în modul DMA pe aceste canale trebuie să fie de numai 16 biți. Schimbatorul de octeți a plăcii de bază nu va corecta nepotrivirile de dimensiunea datelor.

NOTĂ: memoria de 8 biți, la rândul ei, poate transfera date numai în modul DMA către dispozitive I/O pe 8 biți; Memoria pe 8 biți nu poate fi utilizată cu dispozitive I/O pe 16 biți.

ATENŢIE! Controlerul de reîmprospătare a memoriei nu poate ocupa magistrala atâta timp cât controlerul DMA îl deține. Aceasta înseamnă că orice ciclu DMA nu trebuie să depășească 15 µs. În caz contrar, poate exista o pierdere de informații în cipurile de memorie dinamică.

CARACTERISTICI PENTRU PLACI EXTERNE

Semnalele pentru solicitarea și confirmarea modului DMA sunt conectate la toate plăcile externe și aceste semnale sunt generate de ieșirile obișnuite TTL, astfel încât toate plăcile externe trebuie să utilizeze și să analizeze diverse canale RAP. În caz contrar, sloturile externe pot intra în conflict între ele sau cu dispozitivele de pe placa de bază.

Sloturile externe pot fi fie memorie cu acces direct, fie un dispozitiv I/O atunci când interfață cu un controler DMA.

2.3. Placa externa

Plăcile externe pot funcționa în 5 moduri diferite: bus master, memorie și acces direct I/O, memorie și I/O, reîmprospătare sau resetare memorie. Plăcile pot suporta orice combinație a primelor patru moduri; semnalul de resetare trebuie să respecte toate plăcile în același timp.

Doar cardurile de 16 biți cu două sloturi de interfață pot deveni maeștri în autobuz. Pentru a captura magistrala, placa externă trebuie să activeze semnalul -DRQși primirea unui semnal -DACK de la controlerul PMA, activați semnalul -MAESTRU. Aceasta completează procedura de captare a autobuzului.

O placă externă, care a prins magistrala, poate efectua orice cicluri de acces, la fel ca procesorul central. Singura limitare este imposibilitatea de a efectua cicluri DMA, deoarece toate semnalele de interfață care controlează funcționarea controlerului DMA sunt conectate la placa de bază și nu pot fi utilizate de controlerul DMA situat pe placa externă. Când placa externă este un master pe magistrală, controlerul DMA dezactivează semnalul AEN iar acest lucru permite dispozitivelor I/O să decodeze adresa în mod normal și să fie disponibile pentru placa externă. Când semnalul AEN este dezactivat, ciclurile de transmisie DMA nu sunt posibile (pentru mai multe detalii, consultați secțiunea descriere a semnalului AEN, în cap. 3). În plus, ciclurile DMA nu pot fi efectuate pe magistrală și pentru că canalul controlerului DMA prin care a fost capturat magistrala este ocupat, iar alte canale ale controlerului DMA nu pot fi utilizate până când cel ocupat anterior este eliberat, adică. până când autobuzul este eliberat de placa externă care l-a sechestrat.

NOTĂ: Software-ul care acceptă funcționarea unei plăci externe ca master bus trebuie să asigure utilizarea canalelor DMA numai în modul cascadă. În caz contrar, placa externă nu va putea captura autobuzul.

NOTĂ: Placa externă începe orice ciclu de acces la 16 biți, totuși dacă semnalul -MEM CS16 sau -I/O CS16 nu va fi permis, bucla se va termina ca pe 8 biți. În acest caz, schimbătorul de octeți de pe placa de bază va determina ce linii de date ( SD<15...8> sau SD<8...0> ) se transmite un octet de informație pe baza analizei semnalului -SBHEȘi SA0.

ATENŢIE! Placa externă care a captat magistrala trebuie să genereze un semnal cel puțin la fiecare 15 μs -REÎMPROSPĂTA pentru a solicita controlerului de reîmprospătare să reîmprospăteze memoria. Controlerul de regenerare, atunci când efectuează un ciclu de regenerare a memoriei, generează semnale de adresă și comandă și analizează semnalul I/O CH RDY, ci placa externă care a generat semnalul -REÎMPROSPĂTA, la sfârșitul ciclului de regenerare elimină acest semnal și continuă să fie comandantul pe magistrală. Dacă este necesar, efectuați mai multe cicluri de regenerare semnal -REÎMPROSPĂTA poate fi ținut de o placă externă pe durata numărului necesar de cicluri de regenerare.

Controlerul de regenerare a memoriei nu poate captura magistrala în sine până când controlerul DMA (și anume, prin aceasta placa externă devine master pe magistrală) îl eliberează pe durata regenerării pe un semnal -REÎMPROSPĂTA.

2.4. Memorie directă sau moduri de acces I/O

Placa externă poate funcționa în modul DMA numai dacă controlerul DMA este un master pe magistrală. În modul DMA, datele sunt întotdeauna transferate între dispozitivul I/O și memoria de pe placa externă. În modul de acces direct I/O, datele sunt transferate între memorie și un dispozitiv I/O pe o placă externă. O placă externă care răspunde la magistrală ca un dispozitiv de 8 sau 16 biți trebuie să utilizeze canalele de 8 sau 16 biți ale controlerului DMA, respectiv. În tabel. 2.2 arată starea semnalelor de pe magistrală pentru modul DMA.

ATENŢIE! Există câteva considerații speciale de care trebuie să țineți cont atunci când efectuați cicluri de transfer de date între dispozitivele I/O pe 8 biți și memoria pe 16 biți de pe placa externă. În primul rând, placa externă trebuie să analizeze semnalele -SBHEȘi SA0 pentru a determina corect datele transmise.

În al doilea rând, când scrieți pe IUV din memoria de pe placa externă, schimbătorul de octeți de pe placa de bază va determina ce jumătate din magistrala de date ( SD<15...8> sau SD<7...0> ) ar trebui să trimită un octet; placa externă, după analizarea -SBHE și SA0, trebuie să determine la ce jumătate din magistrala de date să trimită octetul de date. În al treilea rând, când citește IWW în memoria de pe placa externă, schimbătorul de octeți trimite octeți de date în memorie, de asemenea, fie de-a lungul jumătății superioare a magistralei de date. SD<15...8> , sau pe jumătatea mai tânără SD<7...0> . Placă de semnalizare externă -SBHEȘi SA0 trebuie să determine când să-și trieze ieșirile pe jumătatea inferioară a magistralei de date SD<7...0> pentru a evita coliziunile cu autobuzul.

O placă externă poate schimba memorie de 16 biți în modul DMA atât cu dispozitive I/O pe 8 biți, cât și cu cele pe 16 biți. Dar, dacă placa externă este o memorie de 8 biți, atunci în modul DMA poate face schimb de date numai cu dispozitive I/O pe 8 biți. O altă caracteristică se referă la cazul în care controlerul DMA scrie date pe un dispozitiv de ieșire de 8 biți pe o placă externă din memoria de 16 biți. Dacă un astfel de card extern este instalat într-un slot de 16 biți și poate funcționa în modul de 16 biți, trebuie să suporte jumătatea superioară a magistralei de date pentru acest caz. SD<15...8> în a treia stare pentru a evita coliziunea semnalului pe autobuz.

ATENŢIE! Când controlerul DMA este un maestru pe magistrală, ignoră semnalul -0WS, deci dacă o placă externă este utilizată ca memorie de 16 biți și schimbul cu aceasta este efectuat de controlerul DMA, utilizarea cipurilor de memorie rapide în astfel de o tablă nu are sens.

Acces normal la o placă externă ca memorie sau dispozitiv I/O. Placa externă devine o memorie normală sau o resursă I/O dacă masterul magistralei este CPU sau o altă placă externă.

ATENŢIE! Există unele particularități ale unei astfel de utilizări a unui card extern dacă acesta este instalat într-un slot și participă la schimbul de date ca memorie de 8 biți sau I/O pe parcursul întregului ciclu de acces. La citirea datelor pe o astfel de placă externă, schimbătorul de octeți va schimba datele între magistrale SD<15...8> sau SD<7...0> pentru recepția corectă a datelor de către placa externă. Placa externă trebuie să-și susțină ieșirile. SD<15...8> în a treia stare, deoarece altfel o coliziune a semnalelor pe magistrala de date este inevitabilă.

ATENŢIE! Când unele plăci externe devin master pe autobuz, ele pot ignora semnalul I/O CH RDY sau -0WSși executați ciclul de acces ca un ciclu de acces la memorie pe 8 sau 16 biți. Dar orice plăci externe trebuie să se întoarcă la comandantul în autobuz ISA aceste semnale atunci când sunt necesare, deoarece dacă CPU este masterul pe magistrală, atunci folosește aceste semnale pentru a determina durata ciclului de acces.

2.5. Modul de resetare

Toate plăcile externe sunt în modul de resetare când semnalul este activat RESET DRV; altfel acest mod nu este posibil. Toate ieșirile cu trei stări de pe placă trebuie să fie cu trei stări și toate ieșirile cu colector deschis trebuie să fie într-o stare logică pentru cel puțin 500 ns după activarea semnalului RESET DRV. Toate plăcile externe trebuie să își finalizeze inițializarea în termen de 1 ms după activarea semnalului. RESET DRVși fiți gata să efectuați cicluri de acces în autobuz. Orice operațiuni pe autobuz sunt posibile numai după dezactivarea semnalului. RESET DRV.

2.6. Controler de reîmprospătare a memoriei

Controlerul de regenerare a memoriei efectuează cicluri de citire a memoriei la adrese speciale de pe placa de bază și plăci externe pentru a regenera informațiile din cipurile de memorie dinamică. La fiecare 15 µs, controlerul încearcă să preia autobuzul pentru a începe un ciclu de reîmprospătare. Dacă în acest moment masterul de pe magistrală este procesorul central, atunci eliberează magistrala pentru controlerul de regenerare. Dacă în acest moment magistrala este capturată de placa externă, atunci controlerul de regenerare va efectua un ciclu de regenerare numai atunci când placa externă generează un semnal -REÎMPROSPĂTA. Dacă în acest moment masterul de pe magistrală era controlerul PMA, atunci ciclul de regenerare nu poate fi efectuat până când magistrala este eliberată de acesta.

Când se efectuează un ciclu de regenerare, controlerul de regenerare generează semnale de adresă SA<7...0>cu unul din 256 adrese posibile regenerare. Alte linii de adresă sunt nedefinite și pot fi în a treia stare. Acest ciclu poate fi întârziat de I/O CH RDY cu semnale activate -SMEMRȘi -MEMR.

ATENŢIE! Ciclurile de reîmprospătare trebuie efectuate la fiecare 15 µs pentru a itera toate cele 256 de adrese în 4 ms. Dacă această condiție nu este îndeplinită, datele stocate în memoria dinamică se pot pierde.

3. Descrierea generală a magistralei ISA

Acest capitol discută caracteristicile magistralei, indiferent de tipul de dispozitiv care a blocat magistrala.

3.1. Spațiu de adrese la accesarea memoriei

Spațiu maxim de adrese de memorie acceptat de magistrală ISA, 16 MB (24 de linii de adresă), dar nu toate sloturile acceptă pe deplin acest spațiu de adrese. Când masterul de pe magistrală accesează memoria de pe placa de bază sau memoria instalată în slot, trebuie să activeze semnalele -MEMR sau -MEMW; hardware-ul de pe placa de bază permite în plus semnale -SMEMRȘi -SMEMW dacă adresa solicitată se află în primul megaoctet al spațiului de adrese. Doar liniile sunt conectate la sloturi de 8 biți -SMEMRȘi -SMEMR, SD<7...0> Și SA<19...0> ; prin urmare, plăcile externe instalate în sloturi de 8 biți pot fi fie dispozitive I/O pe 8 biți, fie memorie de 8 biți în primul megaoctet al spațiului de adrese. Plăcile externe instalate în sloturi de 8/16 biți acceptă toate semnalele de comandă, adresele și datele; acestea pot fi fie pe 8 biți, fie pe 16 biți, iar spațiul de adresă de memorie de pe ele poate fi orice în 16 MB. Ciclul de acces la astfel de carduri externe este finalizat ca pe 16 biți dacă cardul activează semnalul -I/O CS16 sau -MEM CS16.

NOTĂ: Memoria de pe placa de bază sau cardul extern este considerată o resursă de 16 biți numai dacă semnalul este activat. -MEM CS16. Acest semnal este generat din semnalele de adresă LA<23...17> ; prin urmare, memoria pe 16 biți poate fi selectată doar în blocuri de 128 KB; în interiorul unui astfel de bloc, memoria nu poate fi parțial de 8 biți și parțial de 16 biți, deoarece este imposibil să generezi un semnal unic prin referire la un bloc mai mic. -MEM CS16. Adâncimea de biți din interiorul unui astfel de bloc ar trebui să fie aceeași atunci când accesați orice adresă în 128 KB.

ATENŢIE! Cipurile de memorie dinamică necesită cicluri de reîmprospătare la fiecare 15 µs. Dacă ciclurile de reîmprospătare sunt efectuate mai puțin de 15 µs, datele din memorie se pot pierde.

CARACTERISTICI PENTRU PLACI EXTERNE

Memoria dinamică de pe placa de bază poate avea două tipuri de organizare - 16 biți sau 32 de biți. Dar capacitatea de memorie de pe placa de baza este luata in calcul doar de procesorul central, pentru placile externe memoria dinamica de pe placa de baza este intotdeauna de doar 16 biti. ROM de pe placa de bază care conține BIOS (sistem de intrare/ieșire de bază - Sistem de bază I/O) este, de asemenea, întotdeauna pe 16 biți.

3.2. Spațiu de adrese pentru dispozitivele I/O

Spațiul maxim de adrese pentru dispozitivele I/O acceptate de magistrala ISA este de 64 KB (16 linii de adresă). Toate sloturile acceptă 16 linii de adrese. Primele 256 de adrese sunt rezervate dispozitivelor situate, de regulă, pe placa de bază - registrele controlerului DMA, controlerului de întrerupere, ceas în timp real, cronometru și alte dispozitive necesare pentru compatibilitatea AT a diferitelor computere.

CARACTERISTICI PENTRU PLACI EXTERNE

În ciuda faptului că toate cele 16 semnale de adresă sunt disponibile pentru selectarea unei adrese IOC, în mod tradițional, numai primii 10 biți ai adresei au fost utilizați pentru adresele IOC în computerele din seria IBM PC / XT / AT. Aceasta înseamnă că adresele din următoarele blocuri kilobyte vor fi decodate în același mod ca adresele din primul kilobyte de adrese UBB. Prin urmare, pentru plăcile externe nou dezvoltate, „ferestrele” ar trebui utilizate în alocarea curentă a adreselor IWW standard pentru computerele IBM PC / AT. Pentru a crește numărul de adrese Air-blast utilizate (dacă este necesar), puteți utiliza spațiul de adrese al ferestrei selectate cu o schimbare de 1 KB sau un multiplu al acestuia. Evident, placa externă trebuie să decodeze mai mult de 10 linii de adresă în acest caz.

3.3. Structura de întrerupere

Liniile de solicitare de întrerupere sunt direcționate direct către controlere de întrerupere de tip Intel 8259A. Controlerul de întrerupere va răspunde la o solicitare pe o astfel de linie dacă semnalul de pe acesta trece de la scăzut la ridicat. Obosi ISA nu are linii care să confirme primirea unei cereri de întrerupere, prin urmare, dispozitivul care solicită întreruperea trebuie să determine el însuși confirmarea primirii cererii sale prin reacția CPU.

CARACTERISTICI PENTRU PLACI EXTERNE

Liniile de cerere de întrerupere sunt conectate la toate sloturile și sunt procesate de controlerul de întrerupere pe marginea ascendentă a semnalului. Înainte de a instala o nouă placă externă, dacă folosește un controler de întrerupere în activitatea sa, ar trebui să determinați dacă există o linie de solicitare de întrerupere liberă și să o utilizați pentru noua placă externă. Dacă această condiție nu este respectată, pot apărea conflicte în autobuz.

3.4. Schimb de octeți

CPU sau placa externă poate executa atât cicluri de acces pe 8 biți, cât și pe 16 biți, toate ciclurile începând întotdeauna cu 16 biți și se termină pe 8 biți sau 16 biți. Un ciclu de acces va fi finalizat ca pe 8 biți dacă dispozitivul accesat dezactivează semnalul -I/O CS16 sau -MEM CS16.

Schimbatorul de octeți este întotdeauna pe placa de bază. Sarcina sa este de a conveni cu precizie asupra dimensiunii datelor schimbate între dispozitive. Pe fig. 3.1 arată locația schimbătorului de octeți la transferul de date între master și resursa accesată. În tabel. 3.1 rezumă toate informațiile despre permutarea octeților în timpul ciclurilor de acces. Schimbarea octetilor se realizeaza din autobuz SD<15...0> (HIGH BYTE - high byte) activat SD<7...0> (LOW BYTE - low byte) sau invers. În tabel, un transfer de octeți de la magistrala SD<15...0>pe SD<7...0>notat cu H > L, invers - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabelul 3.1.

Maestru de autobuz			Resursa care se accesează		Finalizarea ciclului
Dimensiunea datelor			Dimensiunea datelor		Dimensiunea datelor	Traseu citire scriere

Pe fig. 3.2 arată locația schimbătorului de octeți pentru ciclurile de transfer de date în modul DMA. În tabel. 3.2 rezumă toate informațiile despre permutarea octeților în timpul ciclurilor DMA. Schimbarea octetilor se realizeaza din autobuz SD<15...0> (HIGH BYTE) activat SD<7...0> (LOW BYTE) sau invers. În tabel, un transfer de octeți din autobuz SD<15...0> pe SD<7...0> notat cu H > L, invers - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabelul 3.2.

Dispozitiv I/O	Controler PDP					Finalizarea ciclului
Dimensiunea datelor				Dimensiunea datelor	-MEM CS16		Dimensiunea datelor	Citeste, scrie
								Interzis

4. Descrierea semnalelor pe magistrala ISA

Acest capitol descrie toate semnalele de pe magistrala ISA. Pentru o mai bună înțelegere a funcționării magistralei, este indicat să împărțiți toate semnalele în 7 grupe: ADRESE, DATE, SEMNALE CEAS, SEMNALE COMANDĂ, SEMNALE MOD DMA, SEMNALE CENTRAL DE CONTROL, SEMNALE DE ÎNTRERUPERE, PUTERE. Informațiile despre direcția semnalelor (intrare, ieșire sau bidirecțională) sunt date în raport cu valoarea de referință pe magistrală.

4.1. Semnale de adresă

Grupul de semnale de adresă include adresele generate de masterul curent pe magistrală. Există două tipuri de semnale de adresă pe magistrala ISA, SA<19...0> Și LA<23...17> .

SA<19...0>

Semnalele de adresă de acest tip vin în magistrală din registrele de adrese, în care adresa este „blocata”. Semnale SA<19...0> permite accesarea memoriei doar în megaoctetul mic al spațiului de adrese. Când accesați un dispozitiv I/O, doar semnale SA<15...0> SA<19...16> nedefinit.

În timpul ciclurilor de reîmprospătare a adresei, numai semnale SA<7...0> au o valoare reală și starea semnalelor SA<19...8> este nedefinit și acești pini trebuie să fie în a treia stare pentru toate dispozitivele de pe magistrală.

CARACTERISTICI PENTRU PLACI EXTERNE

Placa externă, care a devenit master pe magistrală, trebuie să activeze semnalul -REÎMPROSPĂTA pentru a regenera memoria, placa externă trebuie să-și tristatească conditionatoarele de semnal ale adresei de ieșire.

LA<23...17>

Semnalele de acest tip intră în magistrală fără „blocare” în registre. Când CPU este maestru pe magistrală, atunci valorile semnalului pe linii LA<23...17> adevărat în timpul generării semnalului BALOTși pot avea o valoare arbitrară la sfârșitul ciclului de acces. Dacă masterul de pe magistrală este controlerul PMA, semnalele LA<23...17> adevărat înainte de începerea semnalului -MEMR sau -MEMWși rămâne până la sfârșitul ciclului. La efectuarea ciclurilor de acces la memorie, semnalele LA<23...17> sunt întotdeauna adevărate, iar la accesarea dispozitivelor I/O, aceste semnale au un nivel logic de „0”.

La efectuarea ciclurilor de regenerare, starea liniilor LA<23...17> este nedefinit și toate resursele de pe magistrală trebuie să-și păstreze ieșirile pe aceste linii în a treia stare.

RECOMANDĂRI: Pentru semnale de „blocare”. LA ar trebui utilizate numai registre cu intrare potențială. Acest lucru se datorează faptului că în acest caz o nouă adresă adevărată va apărea la ieșirea registrului la începutul semnalului BALOT(și nu pe marginea de cădere) și, în plus, în timpul ciclurilor de acces la memorie de către un alt master, și nu de către CPU, semnalul BALOT este menținută într-o stare de „1” logic și registrul cu o intrare potențială va deveni pur și simplu un repetor de semnal LA(ceea ce este necesar în acest caz).

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă este un master pe magistrală, atunci semnalele LA<23...17> trebuie să fie adevărat înainte de începerea semnalului -MEMR sau -MEMWși rămâne așa până la sfârșitul ciclului. -REÎMPROSPĂTA(trebuie amintit că placa externă poate face acest lucru doar ca master pe magistrală), atunci controlerul de regenerare va genera semnale de adresă, astfel încât placa externă ar trebui să își seteze ieșirile de adresă la a treia stare.

Semnal -SBHE(Activare înaltă a magistralei de sistem - Activați octet înalt magistrala de sistem) este permis de CPU să indice tuturor resurselor de pe coloana vertebrală că liniile SD<15...8> este trimis un octet de date. Semnale -SBHEȘi SA0 sunt utilizate pentru a determina ce octet și pe ce jumătate din magistrala de date este trimisă (în conformitate cu Tabelul 3.1).

Semnal -SBHE nu este generat de controlerul de regenerare atunci când captează magistrala, deoarece nu există schimburi de octeți și nicio citire de date reale.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă o placă externă devine master pe magistrală, atunci trebuie să genereze un semnal -SBHE precum şi unitatea centrală de procesare.

Dacă placa externă, care este masterul pe magistrală, generează un semnal -REÎMPROSPĂTA, apoi semnalul său de ieșire -SBHE trebuie transferat în statul terț.

BALOT

Semnal BALOT(Bus Address Latch Enable - Permisiune de a „bloca” adresa pe autobuz) este un stroboscop pentru scrierea adresei de-a lungul liniilor LA<23...17> și le spune resurselor de pe autobuz că adresa este validă și poate fi „blocată” într-un registru. Acest semnal informează și resursele de pe magistrală pe care le semnalează SA<19...0> Și -SBHE Adevărat.

Când magistrala este capturată de controlerul DMA, semnalul BALOT este întotdeauna egal cu „1” logic (produs pe placa de bază), din moment ce semnalele LA<23...17> Și SA<19...0> adevărat până când sunt generate semnale de comandă. Dacă controlerul de regenerare devine maestru pe autobuz, atunci pe linie BALOT un nivel logic este de asemenea menținut, deoarece semnalele de adresă SA<19...0> adevărat până încep semnalele de comandă.

CARACTERISTICI PENTRU PLACI EXTERNE

Când magistrala este capturată de o placă externă, semnalul BALOT menținută de placa de bază într-o stare de „1” logică pe durata capturii magistralei. Semnale de adresă LA<23...17> Și SA<19...0> trebuie să fie adevărată pentru momentul în care panoul de semnal de comandă este activat.

Dacă CPU este masterul pe magistrală și efectuează un ciclu de acces la resurse pe placa externă, atunci semnalele LA<23...17> sunt adevărate doar pentru o perioadă scurtă de timp, așa că semnalul BALE trebuie utilizat pentru a „bloca” adresa într-un registru. Când magistrala este capturată de orice dispozitiv, altul decât CPU, linia BALE menține un nivel logic de „1”.

AEN

Semnal AEN(Address Enable) este activat atunci când controlerul DMA devine master pe magistrală și informează toate resursele de pe magistrală că ciclurile DMA rulează pe magistrală. Semnal permis AEN de asemenea, informează toate dispozitivele I/O că controlerul DMA a setat adresa de memorie și I/O ar trebui să fie dezactivat pe durata semnalului AEN decodarea adresei.

Acest semnal este dezactivat dacă masterul de pe magistrală este CPU sau controlerul de regenerare.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă o placă externă generează semnalul -MASTER în timpul executării unei proceduri de captare a magistralei, semnalul AEN este dezactivat de controlerul DMA pentru a permite plăcii externe să acceseze dispozitivele I/O.

SD<7...0> Și SD<15...8>

linii SD<7...0> Și SD<15...8> , de regulă, se mai numește și magistrală de date și de-a lungul liniei SD15 se transmite bitul cel mai semnificativ, iar pe linie SD0- bitul cel mai puțin semnificativ. linii SD<7...0>- jumătatea inferioară a magistralei de date, SD<15...0> - jumătatea superioară a magistralei de date. Toate resursele pe 8 biți pot comunica doar prin jumătatea inferioară a magistralei de date. Suportul pentru schimbul de date între un master de 16 biți de pe magistrală și o resursă de 8 biți este realizat de un schimbător de octeți de pe placa de bază (Tabelul 3.1 și Figura 3.1 ilustrează funcționarea acestuia).

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă semnalul - împrospătarea activate, plăcile externe trebuie să-și trifigureze ieșirile magistralei de date, deoarece nu există transferuri de date în timpul ciclurilor de reîmprospătare a memoriei.

4.2. semnale de comandă

Semnalele din acest grup controlează atât durata, cât și tipurile de cicluri de acces efectuate pe magistrală. Grupul este format din șase semnale de comandă, două semnale gata și trei semnale care determină dimensiunea și tipul ciclului.

Semnalele de comandă determină tipul de dispozitiv (memorie sau I/O) și direcția de transfer (scriere sau citire).

Semnalele Ready controlează durata ciclului de acces, scurtându-l sau, dimpotrivă, prelungindu-l.

-MEMRȘi -SMEMR

Semnal -MEMR(Memory Read - Memory Reading) este activat de către master pe magistrală pentru a citi date din memorie la adresa determinată de semnalele de pe linii LA<23...17> Și SA<19...0> . Semnal -SMEMR(System Memory Read) este identic din punct de vedere funcțional cu -MEMR, cu excepția faptului că semnalul -SMEMR permis la citirea memoriei care se află în primul megaoctet al spațiului de adrese. Semnal -SMEMR -MEMR -MEMR 10 nanosecunde sau mai puțin.

CARACTERISTICI PENTRU PLACI EXTERNE

-MEMR, din momentul semnalului -SMEMR poate fi rezolvată doar de placa de bază la citirea din memorie în primul megabyte al spațiului de adrese. Dacă placa externă permite semnalul -REÎMPROSPĂTA -MEMR la a treia stare, deci după rezoluția semnalului -REÎMPROSPĂTA controlerul de regenerare va activa acest semnal.

-MEMWȘi -SMEMW

Semnal -MEMW(Memory Write - Write to memory) este activat de către master pe magistrală pentru a scrie date în memorie la adresa determinată de semnalele de pe linii LA<23...17> Și SA<19...0> . Semnal -SMEMW(Scriere în memorie de sistem) este identic din punct de vedere funcțional cu -MEMW, cu excepția faptului că semnalul -SMEMW permis atunci când scrieți în memorie în primul megaoctet al spațiului de adrese. Semnal -SMEMW generate pe placa de baza din semnal -MEMWși prin urmare întârziată în raport cu semnalul -MEMR 10 ns sau mai puțin.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă o placă externă devine master pe magistrală, atunci poate activa doar semnalul -MEMW, din momentul semnalului -SMEMW poate fi permis doar de placa de bază atunci când scrieți în memorie în primul megaoctet al spațiului de adrese. Dacă placa externă permite semnalul -REÎMPROSPĂTA, atunci trebuie să-și traducă ieșirea pe semnal -MEMW la cel de-al treilea stat.

-I/SAU

Semnal -I/SAU(I/O Read - Citirea dispozitivului I/O) este activat de către master pe magistrală pentru a citi date de la dispozitivul I/O la adresa determinată de semnale SA<15...0> .

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă permite semnalul -REÎMPROSPĂTA, atunci trebuie să-și traducă ieșirea pe semnal -I/SAU la cel de-al treilea stat.

-I/OW

Semnal -I/OW(I/O Write - Write to I/O devices) este activat de către master pe magistrală pentru a scrie date pe dispozitivul I/O la adresa determinată de semnale SA<15...0> .

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă permite semnalul -REÎMPROSPĂTA, atunci trebuie să-și traducă ieșirea pe semnal - IOW la cel de-al treilea stat.

-MEM CS16

Semnal -MEM CS16(Memory Cycle Select) este activat de memoria pe 16 biți pentru a-i spune masterului magistralei că memoria pe care o accesează are o organizare pe 16 biți și ar trebui să efectueze un ciclu de acces pe 16 biți. Dacă acest semnal este dezactivat, atunci pe magistrală poate fi efectuat doar un ciclu de acces pe 8 biți. Memoria la care se circulă trebuie să genereze acest semnal din semnalele de adresă LA<23...17> .

-MEM CS16

RECOMANDĂRI: Decodarea semnalelor LA pe un card de memorie extern de 16 biți, activați semnalul -MEM CS16 dacă adresa setată pe magistrală este adresa acestei plăci externe. Deoarece acest semnal este fixat pe placa de bază, de regulă, pe marginea de cădere a semnalului BALOT, apoi schema de decodare a semnalelor LA și formarea ulterioară -MEM CS16 ar trebui să aibă cea mai mică întârziere posibilă (pentru computere cu o viteză a CPU de 20 MHz, nu mai mult de 20 ns).

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă este o memorie de 16 biți, atunci trebuie să informeze masterul de pe magistrală despre acest lucru, activând semnalul -MEM CS16.

SA<15...0> iar unele dispozitive I/O vor rezolva accidental semnalul la decodificarea acestei adrese -I/O CS16, atunci placa externă ar trebui să o ignore în timpul ciclului de acces la memorie.

-I/O CS16

Semnal -I/O CS16(Selectarea ciclului I/O - Selectarea ciclului I/O - Selectarea ciclului pentru I/O) este permisă I/O pe 16 biți pentru a spune masterului magistralei că I/O-ul pe care îl accesează are o organizare pe 16 biți și ar trebui să efectuează un ciclu de acces pe 16 biți. Dacă acest semnal este dezactivat, atunci pe magistrală poate fi efectuat doar un ciclu de acces I/O pe 8 biți. I/O, la care se efectuează ciclul de acces, trebuie să genereze acest semnal din semnalele de adresă SA<15...0> .

NOTĂ: Controlerul PMA și controlerul de regenerare ignoră semnalul -I/O CS16 la efectuarea ciclurilor DMA și regenerarea memoriei.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă este o I/O pe 16 biți, atunci trebuie să informeze masterul de pe magistrală despre acest lucru, activând semnalul -I/O CS16.

Dacă placa externă, fiind master pe magistrală, generează semnale de adresă LA<23...17> iar un dispozitiv de memorie va rezolva accidental, la decodarea acestei adrese, semnalul -MEM CS16, atunci placa externă ar trebui să o ignore în timpul ciclului de acces la aparatul de aer condiționat.

I/O CH RDY

Semnal I/O CH RDY(I/O Channel Ready) este un semnal asincron generat de dispozitivul care este accesat pe magistrală. Dacă acest semnal este dezactivat, atunci ciclul de acces este prelungit, deoarece va fi adăugat la ciclurile de așteptare pe durata blocării. Când masterul de pe magistrală este procesorul central sau o placă externă, atunci durata fiecărui ciclu de așteptare este jumătate din perioada de frecvență SYSCLK(pentru frecvența ceasului SYSCLK= 8 MHz durata ciclului de așteptare - 62,5 ns). Dacă comandantul de pe autobuz este controlerul PMA, atunci fiecare ciclu de așteptare este o perioadă SYSCLK(pentru SYSCLK= 8 MHz - 125 ns). La accesarea memoriei pe o placă externă, CPU-ul introduce întotdeauna automat un ciclu de repaus (dacă semnalul -0WS dezactivat), deci dacă placa externă are suficient timp de ciclu cu un ciclu de repaus, atunci dezactivați semnalul I/O CH RDY nu este necesar.

NOTĂ: Dispozitivele I/O nu ar trebui să genereze acest semnal atunci când execută cicluri DMA, deoarece I/O va activa semnalul DRQ numai după ce datele valide pot fi primite sau trimise de I/O și necesitatea unui control suplimentar al timpului de ciclu pe semnal. I/O CH RDY Nu. Numai dispozitivele de memorie în timpul ciclurilor DMA pot activa acest semnal.

AVERTISMENT: Semnal I/O CH RDY nu poate fi dezactivat mai mult de 15 µs, deoarece dacă această cerință este încălcată, datele se pot pierde în cipurile de memorie dinamică.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă este un master pe magistrală, atunci trebuie să primească și să analizeze semnalul I/O CH RDY când efectuează cicluri de acces la alte resurse. Când placa externă funcționează în alte moduri, trebuie să activeze acest semnal atunci când este gata să finalizeze ciclul.

I/O CH RDYși efectuați toate ciclurile de acces ca cicluri normale de acces la memorie de 8 sau 16 biți. Prin urmare, instalarea unei plăci externe în computer care necesită o prelungire a ciclului de acces prin semnal I/O CH RDY, ar trebui să vă asigurați întotdeauna că computerul nu are o astfel de placă externă proiectată incorect.

-0WS

Semnal -0WS(0 Wait State - 0 cicluri de așteptare) este singurul semnal de pe întreaga magistrală care necesită, atunci când este recepționat de master pe magistrală, sincronizarea cu o frecvență SYSCLK. Este activat de resursa care este accesată de CPU sau de cardul extern și informează masterul de pe magistrală că ciclul de acces ar trebui să fie finalizat fără a introduce un ciclu de repaus.

NOTĂ: Deși acest semnal este atașat la un slot de card de 8 biți, nu poate fi utilizat de o resursă de 8 biți. Poate fi folosit doar atunci când accesați memoria de 16 biți instalată într-un slot când CPU sau placa externă este masterul pe magistrală. Acest semnal este ignorat la accesarea aparatului de aer condiționat sau atunci când controlerul PMA sau controlerul de regenerare este comandantul autobuzului.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă este un master pe magistrală, atunci trebuie să primească un semnal -0WS din resursele pe care le accesează și efectuează cicluri de acces cu astfel de resurse fără cicluri de așteptare suplimentare. Când placa externă este o memorie de 16 biți, atunci trebuie să activeze semnalul -0WS, dacă viteza acestei memorie vă permite să efectuați cicluri de acces la ea fără a introduce un ciclu de așteptare suplimentar.

ATENŢIE! Din păcate, unele plăci externe, devenite maestru pe autobuz, ignoră semnalul -0WSși efectuați toate ciclurile de acces ca cicluri normale de acces la memorie de 8 sau 16 biți.

-REÎMPROSPĂTA

Semnal -REÎMPROSPĂTA(Reîmprospătare) este activată de controlerul de reîmprospătare pentru a informa toate dispozitivele de pe magistrală că ciclurile de reîmprospătare a memoriei sunt în curs.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă placa externă este un master pe magistrală, atunci trebuie să activeze semnalul -REÎMPROSPĂTA pentru a solicita o reîmprospătare a memoriei. În acest caz, ciclul de regenerare va fi efectuat chiar dacă controlerul de regenerare nu este un maestru pe magistrală.

4.3. Semnale de control central

Grupul de semnale de control central este format din semnale de diferite frecvențe, semnale de control și erori.

Semnal -MAESTRU(Master - Master) trebuie generat doar de placa externă care dorește să devină master pe autobuz.

ATENŢIE! Dacă semnalul -MAESTRU activat mai mult de 15 µs, apoi placa externă trebuie să solicite un ciclu de reîmprospătare a memoriei activând semnalul -REÎMPROSPĂTA.

CARACTERISTICI PENTRU PLACI EXTERNE

Semnal -MAESTRU permisă de placa externă, care devine master pe magistrală, numai după primirea semnalului corespunzător -DACK de la controlerul PDP. După semnal -MAESTRU va fi activat, placa externă trebuie să aștepte cel puțin o perioadă de frecvență SYSCLKînainte de a începe să genereze semnale de adresă și date și cel puțin două perioade SYSCLKînainte ca semnalele de comandă să fie emise.

-I/O CH CK

Semnal -I/O CH CK(Verificarea canalului I/O) poate fi rezolvată de orice resursă de pe magistrală ca un mesaj de eroare fatal care nu poate fi recuperat. Un exemplu tipic de astfel de eroare este o eroare de paritate a accesului la memorie. Semnal - I/O CH CK trebuie permisă un timp de cel puțin 15 ns. Dacă în momentul în care a fost generat acest semnal, masterul de pe magistrală era controlerul PMA sau controlerul de regenerare, atunci semnalul -I/O CH CK va fi scris într-un registru de pe placa de bază și procesat numai după ce procesorul central devine master pe magistrală.

Acest semnal este de obicei conectat la intrarea NMI a CPU și generarea lui face ca computerul să înceteze funcționarea normală.

CARACTERISTICI PENTRU PLACI EXTERNE

Dacă semnalul -I/O CH CK este permisă în momentul în care masterul de pe magistrală este o placă externă, apoi este scris în registrul de pe placa de bază și va fi procesat numai după ce magistrala este capturată de procesorul central.

RESET DRV

Semnal RESET DRV(Reset Driver - Device Reset) este produs de procesorul central pentru instalare inițială toate resursele de acces pe magistrală după pornire sau pană de curent. Timpul minim de rezoluție pentru acest semnal este de 1 ms.

CARACTERISTICI PENTRU PLACI EXTERNE

Plăcile externe trebuie să își comute ieșirile în a treia stare pe durata acestui semnal.

SYSCLK

Semnal SYSCLK(System Clock) în această carte este luată egală cu 8 MHz, deși, de regulă, această frecvență este aceeași cu frecvența de ceas a procesorului principal de pe placa de bază, dar cu un nivel logic de 50% (în durată) "1 ". Toate ciclurile de autobuz sunt proporționale SYSCLK, dar toate semnalele pe autobuz, cu excepția -0WS, desincronizat cu SYSCLK.

CARACTERISTICI PENTRU PLACI EXTERNE

Când o placă externă este un master de magistrală, se poate folosi SYSCLK pentru a seta lungimea ciclului, dar în afară de a genera -0WS, poate fi utilizat orice semnal de ceas.

OSC

Semnal OSC generat de placa de baza intotdeauna la o frecventa fixa de 14,3818 MHz cu 45-55% (in durata) nivel logic "1". Semnal OSC nesincronizat cu SYSCLK cu orice alt semnal de pe magistrală și, prin urmare, nu poate fi utilizat pentru aplicații care necesită sincronizare cu alte semnale. Din punct de vedere istoric, acest semnal părea să suporte primele controlere de monitor color pentru computerele personale din seria IBM PC. Acest semnal este convenabil pentru utilizarea de către plăcile externe, deoarece este același pentru toate modelele de computer compatibile IBM PC/AT.

4.4. Semnale de întrerupere

Grupul de semnal de întrerupere este utilizat pentru a solicita o întrerupere CPU.

NOTĂ: De obicei, semnalele de solicitare de întrerupere sunt conectate la un controler de întrerupere de tip Intel 8259A. În ciuda faptului că orice master de pe magistrală are acces la controlere de întrerupere (ca la air-blasters), pentru compatibilitate software numai CPU poate deservi controlerul de întrerupere.

IRQ<15,14,12,11,10> IRQ<9,7...3>

O întrerupere poate fi solicitată de resurse atât de pe placa de bază, cât și de pe plăcile externe, permițând semnalul corespunzător IRQ. Semnalul trebuie să rămână activat până când întreruperea este confirmată de CPU, care de obicei constă în accesarea CPU la resursa care a cerut întreruperea.

CARACTERISTICI PENTRU PLACI EXTERNE

Cererea de întrerupere este scrisă la declanșatorul din controlerul de întrerupere pe marginea ascendentă a semnalului de cerere de întrerupere și trebuie generată de cipuri cu ieșiri TTL convenționale. Prin urmare, atunci când alegeți o linie de cerere de întrerupere pentru placa dumneavoastră externă, trebuie să vă asigurați că această linie nu este ocupată de nicio altă placă externă.

4.5. Semnale de mod DMA

Aceste semnale acceptă cicluri de transfer de date DMA.

NOTĂ: canale PDP<3...0>acceptă numai transferuri de date pe 8 biți. Canale PDP<7...5>acceptă numai transferuri de date pe 16 biți.

DRQ<7...5,0> DRQ<3,2,1>

Semnale DRQ(DMA Request - request for DMA) sunt permise de către resursele de pe placa de bază sau plăcile externe să solicite service de la controlerul DMA sau să se ocupe de magistrala. Semnal DRQ trebuie activat până când controlerul PMA activează semnalul corespunzător -DACK.

CARACTERISTICI PENTRU PLACI EXTERNE

Semnale DRQ sunt generate de la ieșirile microcircuitelor TTL convenționale, prin urmare, atunci când instalați o placă externă în slotul magistralei ISA, trebuie să selectați corect canalul DMA, care nu ar trebui să fie ocupat de alte plăci externe.

-DACK<7...5,0> -DACK<3,2,1>

Semnale -DACK(DMA Acknowledge - DMA confirmation) sunt permise de controlerul DMA ca o confirmare a semnalelor de solicitare DRQ<7...5,3...0> . Rezoluția semnalului corespunzător -DACKînseamnă că fie ciclurile DMA vor fi pornite, fie placa externă a capturat magistrala.

T/C

Semnal T/C(Terminal Count - End of count) este permis de controlerul PDP atunci când contorizarea numărului de transferuri de date este finalizată pe oricare dintre canalele PDP, adică toate transferurile de date sunt finalizate.

4.6. Nutriție

Pentru alimentarea plăcilor externe pe autobuz ISA Se folosesc 5 tensiuni de alimentare curent continuu: +5V, -5V, +12V, -12V, 0V (la sol). Toate liniile de alimentare sunt conectate la conectorul de 8 biți, cu excepția unei linii de +5 V și a unei linii de carcasă pe conectorul suplimentar.

Curenții de consum maxim admisibili pentru placa externă pentru fiecare tensiune de alimentare sunt date în Tabel. 4.1.

Tabelul 4.1. Curenți maximi consum de către o placă externă

Voltaj

ATENŢIE! Datele prezentate în tabel. 4.1 nu înseamnă că fiecare dintre plăcile externe instalate în sloturi poate consuma astfel de curenți. Tabelul informează doar despre ce curenți pot trece prin conectorul (conectoarele) plăcii externe. Consumul total de curent admisibil pentru toate plăcile externe este de obicei limitat de sursa de alimentare a computerului. Prin urmare, înainte de a instala o nouă placă externă în slotul magistralei, ar trebui să determinați disponibilitatea unei rezerve adecvate pentru curenții de consum pentru acest card la sursa de alimentare a computerului.

5. Cicluri de autobuz

Cicluri de autobuz ISAîntotdeauna asincron în raport cu SYSCLK. Diverse semnale sunt permise și interzise în orice moment; în intervalele permise, semnalele de răspuns pot fi, de asemenea, generate în orice moment. Singura excepție este semnalul -0WS, care trebuie sincronizat cu SYSCLK.

Există 4 tipuri de biciclete individuale în autobuz: Acces la resurse, RAP, Regenerare, Captură anvelope. Ciclu Acces la resurse se execută dacă procesorul central sau o placă externă ca master schimbă date cu diverse resurse pe cauciuc. Ciclul DMA este efectuat dacă controlerul DMA este un master pe magistrală și efectuează cicluri de transfer de date între memorie și I/O. Ciclul de reîmprospătare este efectuat doar de controlerul de reîmprospătare pentru a reîmprospăta cipurile DRAM. Ciclul Bus Capture este realizat de o placă externă pentru a deveni un maestru al autobuzului.

Din punct de vedere structural, ciclurile diferă în funcție de tipul de master pe magistrală și de tipurile de resurse de acces pe acesta. În cadrul tipului de ciclu, există diferite tipuri ale acestuia, datorită duratei diferite a fiecărui tip.

Există trei tipuri de cicluri Acces la resurse:

ciclu cu 0 cicluri de așteptare - acest ciclu este cel mai scurt posibil;

ciclu normal - la efectuarea unui astfel de ciclu, resursa de acces nu inhibă semnalul de gata I/O CH RDY- mai departe ciclul de acest fel va fi numit simplu normal;

ciclu extins - atunci când se realizează un astfel de ciclu, resursa de acces dezactivează semnalul de pregătire I/O CH RDY pentru timpul necesar resursei pentru a primi sau transmite date - în continuare, acest tip de ciclu va fi numit ciclu extins.

Există, de asemenea, două tipuri în ciclurile PDP și Regenerare: normal și extins, pe baza acelorași condiții descrise mai sus.Mai jos, toate tipurile de cicluri vor fi descrise în detaliu și, în plus, în Cap. 6 prezintă diagrame de timp pentru toate tipurile de cicluri.

5.1. Ciclul de acces la resurse

CPU începe ciclul Acces la resurse generarea semnalului BALOT, informând toate resursele despre valabilitatea adresei pe linii SA<19...0> , precum și pentru fixarea adreselor pe resurse de-a lungul liniilor LA<23...17> . Resursele trebuie să spună procesorului să rezolve semnalul -MEM CS16 sau -I/O CS16 că ciclul trebuie să fie de 16 biți; în caz contrar, bucla se va termina ca pe 8 biți. CPU-ul emite și instrucțiuni -MEMR, -MEMW, -IORCȘi -IOWC definirea tipului de resursă (memorie sau IOC), precum și direcția transferului de date. Dacă accesul la memorie este în primul megaoctet al spațiului de adrese, atunci semnalul va fi și el permis -SMEMR sau -SMEMW. O resursă de acces care trebuie să-și modifice timpul de ciclu ar trebui să răspundă cu un semnal -0WS sau I/O CH RDY pentru a informa CPU cu privire la durata ciclului de acces.

CARACTERISTICI PENTRU PLACI EXTERNE

O placă externă care prinde magistrala începe și ciclul de acces generând semnale de adresă, dar, spre deosebire de CPU, nu confirmă adresa cu un semnal. BALOT. Pe linia acestui semnal, placa de bază menține nivelul logic „1” pentru tot timpul când magistrala este capturată de placa externă. Prin urmare, placa externă trebuie să genereze semnale adevărate atât de-a lungul liniilor SA<19...0> cât şi de-a lungul liniilor LA<23...17> înainte de începerea rezoluției semnalului de comandă, păstrând adresa până la sfârșitul ciclului. De asemenea, placa externă trebuie să poată analiza semnalele -MEM CS16Și -I/O CS16și terminați bucla ca 16 sau 8 biți în funcție de aceste semnale.

5.1.1. Ciclul de acces la resurse - 0 cicluri de așteptare

Un ciclu de acces cu 0 cicluri de somn este cel mai scurt ciclu posibil pe autobuz. Acest ciclu poate fi executat numai atunci când CPU sau placa externă (când este un master pe magistrală) accesează memoria de 16 biți. La începutul ciclului, comandantul trebuie să seteze adresa pe linii LA<23...17> pentru a selecta un bloc de memorie de 128 KB. Dacă atunci semnalul nu este permis -MEM CS16, atunci bucla se va termina ca o buclă de 8 biți (normală sau extinsă) și o buclă cu 0 cicluri de așteptare nu va fi executată. Dacă resursa va rezolva semnalul -MEM CS16, atunci trebuie să rezolve semnalul -0WS la momentul oportun după emiterea semnalului de comandă -MEMR sau -MEMW pentru a încheia bucla cu 0 cicluri de așteptare. Când semnalul este dezactivat -0WS ciclul se termină normal sau prelungit.

NOTE: Dacă semnalul -0WS este permisă de resursa de acces, atunci masterul nu necesită permisiunea semnalului I/O CH RDY- este ignorat. doar semnal -0WS este în autobuz ISA sincron cu SYSCLK semnal.

CARACTERISTICI PENTRU PLACI EXTERNE

O placă externă care captează magistrala efectuează un ciclu de acces cu 0 cicluri de așteptare la fel ca CPU.

5.1.2. Bucla de acces la resurse - Buclă normală

Un ciclu normal poate fi efectuat de CPU sau de o placă externă (dacă deține magistrala) atunci când se accesează o memorie sau I/O pe 8 sau 16 biți. După ce emite semnale de adresă către magistrală, masterul activează semnalele de comandă -MEMR, -MEMW, -I/SAU sau -I/OW. Ca răspuns, resursa trebuie să rezolve semnalul I/O CH RDY la momentul potrivit, altfel ciclul se va finaliza ca prelungit. Permisiune I/O CH RDY determină comandantul să finalizeze ciclul într-o perioadă fixă ​​de timp (această perioadă este un multiplu al perioadei SYSCLK, dar nesincronizat cu acesta). Durata unui ciclu normal este determinată de timpul de rezoluție a semnalului -MEMR, -MEMW, -I/SAU sau -I/OW care, la rândul său, depinde de mărimea datelor și de adresa resursei de acces.

5.1.3. Bucla de acces la resurse - Bucla extinsă

Ciclul extins poate fi executat de CPU sau de o placă externă (dacă deține magistrala) atunci când se accesează o memorie sau I/O pe 8 sau 16 biți. Maestrul de pe magistrală efectuează un ciclu extins dacă resursa accesată nu se activează la momentul potrivit după ce semnalul de comandă este activat. I/O CH RDY. Maestrul continuă să activeze semnalul de comandă până când resursa activează semnalul I/O CH RDY. Perioada de timp a ciclului extins este, de asemenea, un multiplu de SYSCLK

5.2. Ciclul de regenerare - Introducere

Controlerul de reîmprospătare încearcă să blocheze magistrala după ce au trecut 15 µs de la ultimul ciclu de reîmprospătare în două moduri:

dacă magistrala este deținută de procesorul central, atunci la finalizarea executării comenzii curente, acesta transferă magistrala către controlerul de regenerare;

dacă magistrala este deținută de controlerul DMA, atunci magistrala va fi transferată la controlerul de regenerare numai după finalizarea ciclurilor de transfer de date de către controlerul DMA.

Scopul următoarelor semnale în timpul ciclului de regenerare are o interpretare originală:

-REÎMPROSPĂTA- rezoluția acestui semnal indică începutul ciclului de regenerare;

Adresa- controlerul de regenerare generează doar semnale pe liniile de adresă SA<7...0>, alte semnale de adresă sunt nedefinite;

-MEMR- semnal -MEMR activat de controlerul de regenerare, în timp ce semnalul -SMEMR va fi activat de placa de bază;

SD<15...0> - liniile de date sunt ignorate de controlerul de regenerare și toate resursele de pe magistrală sunt necesare pentru a-și transfera ieșirile liniei de date în a treia stare;

Aceste semnale sunt ignorate de controlerul de regenerare:

-MEM CS16

-I/O CS16

CARACTERISTICI PENTRU PLACI EXTERNE

Când o placă externă este un master pe magistrală, trebuie să activeze semnalul în mod independent -REÎMPROSPĂTA pentru a începe un ciclu de reîmprospătare a memoriei.

5.2.1. Ciclul de regenerare - Ciclul normal

Controlerul de regenerare începe un ciclu normal de regenerare cu semnal activat -MEMR, ca răspuns, resursa trebuie să rezolve semnalul I/O CH RDY la momentul potrivit, altfel ciclul se va finaliza ca prelungit. Durata ciclului este de fapt determinată doar de durata semnalului. -MEMR.

5.2.2. Ciclu de regenerare - Ciclu extins

Controlerul de regenerare efectuează un ciclu extins dacă cel puțin o resursă de acces nu permite semnalul I/O CH RDY la momentul potrivit după rezoluția semnalului -MEMR. Controlerul de regenerare continuă să activeze semnalul -MEMRînainte de semnal I/O CH RDY vor fi permise de toate resursele din autobuz. Perioada de timp a ciclului extins este, de asemenea, un multiplu de SYSCLK, dar nu sincronizat cu acesta.

5.3. Ciclul RAP

Un ciclu DMA este similar cu un ciclu de acces efectuat de un alt proprietar de autobuz. Ciclurile DMA încep după rezoluția semnalului -DACK Controler PDP. Mărimea datelor transmise depinde de canalul DMA utilizat: canalele 0 până la 3 sunt definite pentru transferurile de date pe 8 biți și canalele 5 până la 7 pentru transferurile de date pe 16 biți. Semnale -MEM CS16Și -I/O CS1 6 sunt ignorate de controlerul DMA în sine, dar aceste semnale sunt folosite de schimbătorul de octeți de pe placa de bază.

Ciclurile DMA sunt efectuate numai între dispozitivele de memorie și I/O. Semnalele de adresă generate de controlerul PMA conțin doar adresa de memorie și nu conțin adresa I/O. Procesul de transfer de date în ciclul DMA se realizează astfel: sursa de date expune datele pe magistrală, iar receptorul de date trebuie să fie gata să le primească în același timp. Comenzile de scriere și citire sunt, de asemenea, permise în același timp pentru selectarea corectă a direcției de transfer. În acest caz, semnalul de citire este în mod necesar rezolvat înaintea semnalului de scriere pentru a evita o coliziune între tampoanele de date din cele două resurse.

IWW, solicitând modul PMA pe autobuz, permite semnalul DRQ canalul corespunzător. Dacă comandantul de pe autobuz este procesorul central, atunci eliberează magistrala către controlorul DMA, care, la rândul său, îl anunță controlorul de trafic aerian cu permisiunea semnalului. -DACK despre începutul ciclului RAP. Deoarece controlerul PMA generează doar adresa de memorie, aparatul de aer condiționat trebuie să folosească semnalele -I/SAU, -I/OWȘi -DACK pentru a primi sau transmite date în modul DMA.

Ciclul DMA începe cu rezoluția semnalului -DACK canalul corespunzător, precum și semnalul AEN. rezoluția semnalului AEN controlerul DMA notifică toate resursele de pe magistrală că adresele și comenzile sunt generate de controlerul DMA și nu de CPU, controlerul de reîmprospătare sau placa externă. După ce semnalele de comandă sunt rezolvate, controlerul PDP analizează semnalul I/O CH RDY pentru a determina durata ciclului.

Dacă ciclul se prelungește, atunci perioada de prelungire este un multiplu de dublul perioadei SYSCLK, deși nu este sincronizat cu SYSCLK.

NOTĂ: Datele care sunt scrise în memorie sau IOC trebuie să fie adevărate până când comanda de scriere este activată și rămân adevărate până când comanda de scriere este dezactivată.

5.3.1. Ciclul RAP - Ciclul normal

Ciclul normal este efectuat de controlerul DMA pentru transferuri de date pe 8 sau 16 biți. Controlerul PMA permite semnale -MEMR, -MEMW, -I/SAUȘi -I/OW, iar memoria cu care se efectuează schimbul trebuie să permită semnalul I/O CH RDY la momentul potrivit, altfel ciclul se va încheia ca prelungit. Rezoluția semnalului I/O CH RDY determină controlerul să finalizeze ciclul într-o perioadă fixă ​​de timp; această perioadă este un multiplu al perioadei SYSCLK, dar nu sincronizat cu acesta.

Durata rezoluției semnalului -MEMR, -MEMW, -I/SAUȘi -I/OW determină durata întregului ciclu, iar această durată depinde de dimensiunea datelor pentru diferite spații de adrese.

5.3.2. Ciclu RAP - Ciclu extins

Un ciclu DMA extins este executat de controlerul DMA în același mod ca un ciclu normal, cu excepția faptului că, cu un ciclu extins, semnalul I/O CH RDY nu este permisă la momentul potrivit după ce semnalul de comandă a fost rezolvat. Controlerul PDP continuă să activeze semnalele de comandă până când aparatul de aer condiționat permite semnalul I/O CH RDY. Perioada de timp cu care se prelungește ciclul este în acest caz un multiplu de două ori mai mare decât perioada SYSCLK, deși nu este sincronizat cu SYSCLK.

NOTĂ: Semnale de adresă LA<23...0> în timpul unui ciclu normal de acces trebuie să fie scris în registru de către resursele de acces pentru a reține adresa pe tot parcursul ciclului. Spre deosebire de ciclurile normale, atunci când se execută cicluri DMA, aceste semnale de adresă sunt adevărate pe parcursul întregului ciclu DMA.

ATENŢIE! Canalele DMA care sunt utilizate de plăcile externe pentru captarea magistralei trebuie programate în modul cascadă.

5.4. Ciclul de captare a anvelopelor

Orice card extern instalat în slot poate deveni master pe magistrala ISA. Placa externă de captare a magistralei trebuie să înceapă cu semnalul activat DRQ Canal DMA preprogramat în modul cascadă. Un canal DMA programat în modul în cascadă presupune că toate ciclurile DMA au fost efectuate de o resursă externă - în acest caz, un card extern. Controlerul PDP răspunde plăcii externe prin rezoluția semnalului -DACK; taxă externă ca răspuns la -DACK semnal de activare -MAESTRU. După rezoluția semnalului -MAESTRU placa externă trebuie să aștepte ceva timp, după care își poate începe ciclurile de acces.

6. Diagrame de timp magistrală ISA

Tabelele din acest capitol arată cronometrajele pentru toate ciclurile explicate în capitolul anterior. Toate timpurile sunt date pentru SYSCLK = 8 MHz, prin urmare, dacă placa externă proiectată trebuie să funcționeze în computere cu o frecvență SYSCLK de până la 16 MHz, atunci cerințele pentru viteza plăcii externe ar trebui să fie de cel puțin două ori mai mari decât cele date. Pentru resurse, toți timpii sunt măsurați la soclul resursei de acces. Timpul în intervalul 0...11 ns a fost adăugat pentru a ține cont de timpul de propagare a semnalului de-a lungul magistralei. În unele cazuri, semnalul este returnat de la resursa care a fost sursa semnalului, sincronizat cu cea returnată, caz în care se adaugă 0...22 ns. Timpul „0” înseamnă timpul minim posibil teoretic și este utilizat doar ca estimare la determinarea timpului ciclului.

NOTĂ: Tabelele și diagramele de sincronizare arată doar semnalele -MEMR și -MEMW, nu -SMEMR și -SMEMW. Semnalele -SMEMR și -SMEMW sunt generate cu o întârziere de la 0 la 10 ns în raport cu semnalele -MEMR și -MEMW în cazurile în care CPU, controlerul DMA sau controlerul de regenerare este master pe magistrală. Dacă masterul de pe autobuz este o placă externă, atunci întârzierea poate fi mărită la 22 ns.

NOTĂ: În toate diagramele de cronometrare, TCLK se referă la perioada ceasului autobuzului.

Tabelul 6.1. Timpurile pentru cicluri de așteptare cu ciclu 0, normale și lungi, pentru resurse de memorie și I/O pe 16 și 8 biți.

N parametru	Nume	Maestru de autobuz (ns)		Resursa de acces (ns)
			Max		Max
	LA<23...17>pus înaintea BALE
	Lățimea impulsului BALE
	LA<23...17>salvat după BALE
	LA<23...17>
	MEM CS16 adevărat din LA<23...17>
	MEM CS16 a avut loc după LA<23...17>
	SA<19...0>setați înainte de instrucțiuni pentru memoria pe 16 biți
	SA<19...0>setați înainte de comandă pentru UWC pe 16 sau 8 biți
	SBHE este setat înainte de instrucțiuni pentru memoria pe 16 biți
	SBHE este setat înainte de comandă pentru UBB pe 16 biți sau 8 biți
	Durata comenzilor de scriere/citire la accesarea memoriei de 16 biți (ciclu normal sau extins)
	Durata comenzilor de scriere/citire la accesarea ICU pe 16 biți (ciclu normal sau extins)
	Durata comenzilor de scriere/citire la accesarea memoriei pe 16 biți (ciclu de așteptare 0 cicluri)
	Durata comenzilor de scriere/citire la accesarea resurselor de 8 biți (ciclu normal sau extins)
	SA<19...0>pus înaintea BALE
	Timp de stabilire a datelor după semnalul de citire a memoriei pe 16 biți
	Timp de stabilire a datelor după semnalul de citire UCA de 16 biți
	Timp de stabilire a datelor după un semnal de citire a memoriei de 16 biți pentru un ciclu de la 0 cicluri de așteptare
	d Timpul de stabilire a datelor după semnalul de citire al VCR-ului pe 8 biți
	Timpul de stabilire a datelor într-un ciclu de scriere în memorie de 16 biți
	Timpul de stabilire a datelor într-un ciclu de scriere pe un VCR pe 16 biți
	Timpul de stabilire a datelor într-un ciclu de scriere pe o resursă de 8 biți
	SA<19...0>, -SBHE sunt eliminate după semnalul de comandă
	Timpul de oprire a comenzii atunci când accesați o resursă pe 16 biți
	Timpul de oprire a comenzii atunci când accesați o resursă pe 8 biți
	Timpul de stabilire a datelor la citire înainte de a elimina comanda
	Reținerea datelor în timpul citirii
	Păstrarea datelor în timpul scrierii
	Traducere semnal SD<15...0>la a treia stare după ce comanda este eliminată
	0WS adevărat de la comandă
	I/O CS16 adevărat de la SA<19...0>
	I/O CS16 reținut după ce SA este îndepărtat<19...0>
	I/O CH RDY la „0” de la instrucțiunea pe 16 biți
	I/O CH RDY la „0” de la instrucțiunea pe 8 biți
	I/O CH RDY durată pentru a înregistra."0" TCLK
	Eliminați semnalul de comandă după activarea I/O CH RDY
	Rezolvarea BALE după eliminarea comenzii
	Perioada ceasului (TCLK)
	Setul de date înainte ca I/O CH RDY să fie activat
	LA<23...17>menținut după ce comanda de acces la memorie este activată
	Durata -0WS
	0WS este setat înainte ca SYSCLK să cadă
	0WS a avut loc după căderea SYSCLK

Notă: (1) LA<23...17>produs la fel ca SA<19...0>dacă masterul de pe magistrală nu este CPU.

Tab. 6.2. Relații temporale pentru ciclul de reîmprospătare a memoriei.

N parametru	Nume	Controler de regenerare (ns)		Placă externă (ns)
			Max		Max
	Durata -MEMR/-SMEMR
	SA<19...0>setată la pre-MEMR
	SA<19...0>ținut după finalizarea comenzii
	I/O CH RDY în log."0" de la -MEMR/-SMEMR
	MEMR este eliminat după ce I/O CH RDY este activat
	REFRESH este setat înainte de -MEMR
	REFRESH reținut după dezactivare -MEMR (1)
	SA<19...0>și -MEMR sunt menținute în a treia stare după ce -MEMR este dezactivat
	Întârziere de întoarcere a controlului autobuzului după dezactivare - REFRESH

NOTĂ: (1) Semnalul -REFRESH poate fi ținut mult timp pentru a efectua mai multe cicluri de reîmprospătare a memoriei.

Tabelul 6.3. Relații temporale pentru ciclurile RAP

N parametru	Nume	Placă externă ca sursă sau controler DMA (ns)		Placă externă ca receptor (ns)
		Min	Max	Min	Max
	DACK, AEN setat la -I/OR, -I/OW
	Adresa este setată înaintea comenzii
	I/OR este setat la -MEMW
	MEMR este setat la -I/OW
	Set de date de la -I/OR(1)
	Set de date de la -MEMR(1)
	Datele sunt setate înainte de permisiunea -MEMW
	Set de date înainte de permisiune -I/OW
	Comandă de citire reținută după ce comanda de scriere a fost dezactivată
	Adresă păstrată după dezactivarea comenzilor
	Date reținute după dezactivarea comenzilor(1)
	I/O CH RDY pentru a înregistra „0” din comanda de acces la memorie (1)
	T/C este setat înainte de comandă
	T/C menținut după blocarea comenzii
	Durata -I/OR
	Durata -MEMR
	Durata -I/OW
	Durata -MEMW
	DACK menținut după ce comanda a fost dezactivată
	AEN reținut după ce comanda a fost interzisă
	DRQ activ din rezoluția comenzii
	Jurnal de durată "0" I/O CH RDY

NOTĂ: (1) Nu pentru controlerul DMA, ci pentru placa externă.

Tabelul 6.4. Timpul pentru un ciclu de captare autobuz

N parametru	Nume	CPU, controler PDP, controler de reîmprospătare (ns)		Placă externă (ns)
		Min	Max	Min	Max
	DACK este permis după ce DRQ este permis (1)
	Întârziere -MASTER de la -DACK 0
	Controlerul PMA își comută ieșirile în a treia stare
	AEN a avut loc după permisiunea -MASTER
	Placa externă începe să genereze adrese, date și semnale de comandă
	Semnalul -MASTER este reținut după ce DRQ este dezactivat.
	-Semnal DACK reținut după ce DRQ (2) a fost dezactivat
	Placa externă își comută ieșirile în a treia stare până când semnalul -MASTER este dezactivat.
	CPU începe să-și genereze semnalele după ce semnalul -MASTER este dezactivat.
Orez. 6.5. Ciclu de scriere/citire normal și extins al unui dispozitiv I/O pe 8 biți Orez. 6.6. Cicluri de reîmprospătare normale și extinse: 1 - Timpul de rezoluție a semnalului -REFRESH poate fi prelungit pentru a permite mai multe cicluri de reîmprospătare; 2 - Masterul curent de pe magistrală trebuie să tri-stare adresa și semnalele de comandă înainte ca semnalul REFRESH să fie activat. Orez. 6.7. Cicluri RAP normale și extinse: 1 - DRQ poate deveni negativ în orice moment după -DACK; 2 - IO/CH RDY este dezactivat pentru introducerea de ceasuri de așteptare suplimentare. Fiecare ciclu de așteptare suplimentar constă din două cicluri SYSCLK; 3 - Controlerul DMA activează semnalul TC în timpul ultimului transfer de date Orez. 6.8. Ciclu de captare magistrală: (1) - controler PDP; (2) - Placa externa 7. Caracteristicile conectorilor de pe magistrală 7.1. Alocarea pinilor conectorilor instalați în sloturi Atribuirea pinilor conectorilor este afișată de sus în jos (când placa externă este instalată, partea componentelor corespunde cu jumătatea dreaptă a conectorilor, iar locul în care este instalată placa de montare este în partea de sus). conector cu 36 de pini: Șasiu (GND) Șasiu (GND) SA14 Șasiu (GND) 7.2. Caracteristicile electrice ale semnalelor Abrevierile discutate mai jos vor fi folosite mai târziu când se vor lua în considerare cerințele pentru caracteristicile semnalului pe magistrală. TREI - ieșire cu trei stări. Are stări: activ scăzut, activ ridicat, oprit; OK - ieșire colector deschis. Are stări: activ scăzut, oprit; TTL - ieșire logică tranzistor-tranzistor cu două stări. Are stări: activ scăzut, activ ridicat; Iih - curent de intrare de nivel înalt. Acest curent apare atunci când o ieșire activ-înalt este conectată la intrare; Iil - curent de intrare de nivel scăzut. Acest curent apare atunci când o ieșire activ-low este conectată la intrare. Ioh - curent de ieșire de nivel înalt. Caracterizează capacitatea de încărcare a ieșirii dispozitivului la un nivel înalt activ; Iol - curent de ieșire de nivel scăzut. Caracterizează capacitatea de încărcare a ieșirii dispozitivului la un nivel scăzut activ; Vih - tensiune de intrare de nivel înalt; Vil - nivel scăzut de tensiune de intrare; Voh- tensiunea de iesire nivel inalt; Vol - nivel scăzut de tensiune de ieșire. Tensiuni și curenți în circuitele de semnal de pe magistrală. Pe magistrala ISA pot fi utilizate doar trei tipuri de dispozitive: TTL (logica tranzistor-tranzistor), TRI (tri-state) și OK (ieșire colector deschis). Un dispozitiv TTL poate avea doar o direcție fixă ​​- fie de intrare, fie de ieșire. Un dispozitiv cu trei stări poate fi atât o intrare, cât și o ieșire și, în plus, poate fi într-o a treia stare. transmiţător receptor transmiţător receptor transmiţător NOTE: (1) Voh=2,4V Vih=2,7V Vol=0,5V Vil=0,4V Toți curenții din tabel sunt în miliamperi. Semnul „-” în fața valorii curente înseamnă că curentul curge de la placa externă la placa de bază încrucișată. (2) O linie cu o ieșire de colector deschis poate fi conectată la intrarea TTL. (3) Într-o linie de ieșire cu colector deschis, Ioh (curent de scurgere) nu trebuie să depășească 0,4 miliamperi pe slot. 7.4. Cerințe suplimentare pentru receptoare și transmițătoare pe plăci externe Dezvoltarea propriilor plăci externe necesită respectarea unui număr de condiții, în plus față de cele specificate în Tabel. 7.4. Acestea sunt următoarele condiții: la proiectarea topologiei cablajului imprimat pe o placă externă, trebuie luat în considerare faptul că lungimea maximă a conductorului imprimat de la contactul conectorului la ieșirea componentei conectate la acest circuit nu trebuie să depășească 65 mm; pentru a minimiza zgomotul pe magistrală, a reduce reflecțiile, ar trebui să utilizați componente cu o pantă a marginii de creștere/scădere a tensiunii de ieșire de cel puțin 3 ns. capacitatea maximă pentru fiecare ieșire a conectorului de interfață nu trebuie să fie mai mare de 20 pF. Această capacitate include capacitățile de intrare ale tuturor receptorilor și emițătorilor conectați la pin și, în plus, capacitatea conductorului imprimat care conectează pinul conectorului la componente. Tabelul 7.2. Valori nominale ale rezistenței și metoda de conectare În mod consecvent 7.5. Rezistori de terminare pe magistrală Rezistoarele de sarcină sunt instalate pe placa de bază încrucișată pentru a optimiza caracteristicile electrice ale magistralei. Rezistoarele de sarcină sunt conectate în două moduri: între linia de semnal și +5V; în serie între resursa de pe placa de bază și linia de semnal de pe magistrală. 7.6. Caracteristicile mecanice ale plăcii externe Atunci când proiectați o placă externă, trebuie luate în considerare și următoarele: grosimea plăcii trebuie să fie de 1,6 mm + - 0,2 mm (ținând cont de grosimea foliei); deformarea plăcii nu trebuie să depășească 1,3 mm pe toată lungimea plăcii; înălțimea maximă a componentelor de pe placă nu este mai mare de 10 mm.

Obosi ISA(eu industrial S standard A rhitecture) este magistrala standard de facto pentru computere personale, cum ar fi IBM PC/AT și compatibile. Obosi EISA, cu care un număr de firme au produs calculatoare personale, a cedat magistrala PCI și acum este rar folosit.

Principalele diferențe dintre magistrala ISA a computerului personal IBM PC/AT și predecesorul său, magistrala computerului IBM PC/XT, sunt următoarele:

magistrala AT a computerelor permite utilizarea atât a dispozitivelor I/O pe 16 biți, cât și a memoriei pe 16 biți pe plăci externe;

un ciclu de acces la memoria de 16 biți de pe o placă externă poate fi efectuat fără a introduce cicluri de așteptare;

cantitatea de memorie direct adresabilă de pe plăcile externe poate ajunge la 16 MB;

o placă externă poate deveni master (master) pe magistrală și poate accesa independent toate resursele atât pe magistrală, cât și pe placa de bază.

Când descrieți un autobuz, este recomandabil să ne gândim la un computer ca fiind format dintr-o placă de bază (placă de bază) și plăci externe care interacționează între ele și resursele plăcii de bază prin intermediul magistralei. Toate dispozitivele pasive (care nu pot deveni sarcini) de pe magistrală pot fi împărțite în două grupuri - dispozitive de memorie și de intrare/ieșire (porturi). Ciclurile de acces pentru fiecare dintre grupuri diferă între ele atât în ​​ceea ce privește caracteristicile de timp, cât și semnalele generate pe magistrală.

Pur condiționat, pentru comoditatea înțelegerii funcționării autobuzului ISA, vom presupune că pe placa de bază a computerului există următoarele dispozitive care pot fi proprietari (maeștri) magistralei: unitate centrală de procesare (CPU), controler de acces direct la memorie (DMA), controler de regenerare a memoriei (MRC). În plus, o placă externă poate fi folosită și ca master pe autobuz. La executarea unui ciclu de acces pe magistrală, doar unul dintre dispozitive poate fi master. Să aruncăm o privire mai atentă la funcțiile acestor dispozitive pe autobuz ISA.

Unitate centrală de procesare (CPU)- este comandantul principal al autobuzului. În mod implicit, CPU-ul va fi considerat master pe magistrală. Controlerul DMA, precum și controlerul de regenerare a memoriei, dezactivează procesorul pe durata lucrului lor.

Controler PDP- acest dispozitiv este asociat cu semnalele de solicitare pentru modul DMA si semnalele pentru confirmarea modului DMA. Un semnal de solicitare activ către DMA va permite achiziționarea ulterioară a magistralei de către controlerul DMA pentru a transfera date din memorie în porturile de ieșire sau din porturile de intrare în memorie.

Controler de reîmprospătare a memoriei- devine proprietarul magistralei si genereaza semnale de citire adresa si memorie pentru a regenera informatiile din cipurile de memorie dinamica atat pe placa de baza cat si pe placile externe.

Placa externa- comunica cu alte dispozitive printr-un conector pe magistrala ISA. Poate deveni un maestru pe magistrală pentru accesarea memoriei sau a dispozitivelor I/O.

În plus, pe placa de bază a computerului există o serie de dispozitive care nu pot fi master pe autobuz, dar interacționează totuși cu acesta. Acestea sunt următoarele dispozitive:

Ceas în timp real (cronometru-contor)- Acest dispozitiv constă dintr-un ceas în timp real pentru a accepta data și ora și un cronometru, de obicei bazat pe cipul Intel 8254A. Unul dintre cronometrul acestui microcircuit generează impulsuri cu o perioadă de 15 microsecunde pentru a porni controlerul de regenerare a memoriei pentru regenerare.

Placa de baza incrucisata- partea plăcii de bază care conectează conectorii magistralei ISA pentru a conecta plăcile externe cu alte resurse de pe placa de bază.

Memorie pe placa de baza- o parte sau toate cipurile de memorie cu acces direct (RAM) utilizate pentru stocarea informațiilor CPU. Cipurile de memorie suplimentare pot fi plasate și pe plăci externe.

Controler de întrerupere- Acest dispozitiv este conectat la liniile de cerere de întrerupere de pe magistrală. Întreruperile necesită întreținere suplimentară a procesorului.

Dispozitive I/O- unele sau toate dispozitivele de intrare/ieșire (cum ar fi porturile paralele sau seriale) pot fi amplasate atât pe placa de bază, cât și pe plăcile externe.

Schimbător de octeți de date- Acest dispozitiv vă permite să faceți schimb de date între dispozitive pe 16 și 8 biți.

Arhitectura computerului personal IBM PC/AT din punctul de vedere al utilizării magistralei ISA este prezentată în figură.

Plăcile externe instalate în sloturile de magistrală pot fi de 8 și/sau 16 biți. O placă de 8 biți are un singur conector de interfață și poate gestiona doar date de 8 biți. De asemenea, un slot de 8 biți nu poate fi un master de magistrală. O placă de 16 biți are în mod necesar doi conectori de interfață - unul principal, la fel ca în plăcile de 8 biți și unul suplimentar. O astfel de placă poate funcționa atât cu date pe 8, cât și pe 16 biți și, în plus, poate fi un master pe magistrală. Numărul total de plăci instalate în conectorii magistralei este limitat atât de capacitatea de încărcare a magistralei, cât și de designul plăcii de bază. De regulă, nu puteți instala mai mult de 8 plăci externe (cinci pe 16 biți și trei pe 8 biți) pe magistrală. Această limitare este cauzată și de numărul relativ mic de linii de solicitare DMA gratuite și cereri de întrerupere disponibile pe autobuz.

Implicit, procesorul central este proprietarul principal al magistralei, controlerul DMA și controlerul de regenerare a memoriei pot deveni maeștri pe magistrală, doar dezactivând mai întâi procesorul. Procesul de interzicere a funcționării CPU constă în generarea unui semnal de solicitare pentru RAP și primirea unui semnal de confirmare a RAP-ului.

CPU poate fi sursa operațiunilor atât pe 16 biți, cât și pe 32 de biți. Când CPU este o resursă pe 16 biți, poate funcționa atât pe resurse pe 16 biți, cât și pe 8 biți de pe magistrală. Când CPU execută o comandă care operează pe date de 16 biți, dacă resursa de acces este de 8 biți, atunci două cicluri de acces sunt efectuate de hardware special de pe placa de bază în acest caz. Dacă CPU este pe 32 de biți, atunci hardware-ul de pe placa de bază a computerului trebuie să convertească un ciclu CPU de 32 de biți cu o resursă externă în două cicluri individuale de acces pe 16 biți.

Caracteristici pentru plăci externe. Dacă CPU este masterul pe magistrală, atunci plăcile externe pot funcționa numai în modul memorie sau I/O.

Semnalele pentru suportul DMA sunt conectate direct la controlerul DMA, de obicei bazat pe cipul Intel 8237A. Când modul DMA este solicitat de orice dispozitiv (cel puțin unul dintre semnale DRQ devine activ), controlerul DMA preia magistrala de la CPU. Emiterea unui semnal adecvat -DACKînseamnă că controlerul DMA a început transmisia de date. Ciclurile DMA nu vor fi executate pe magistrală dacă semnalul -MAESTRU va fi permis de la orice bord extern.

Dacă o solicitare DMA este necesară de către un dispozitiv I/O, atunci trebuie luat în considerare faptul că canalele DMA 0...3 acceptă doar transferul de date pe 8 biți; toate datele trebuie transmise numai pe linii SD<7...0> . Schimbarea octetilor în acest caz este efectuată de hardware de pe placa de bază în conformitate cu semnalele SA0 și -SBHE. O astfel de permutare poate fi necesară, de exemplu, când se transferă date de la octetul înalt al memoriei de 16 biți la un port de 8 biți. Canalele DMA 5...7 acceptă numai transmisia de date pe 16 biți; toate datele trebuie să fie transferate ca linii de 16 biți SD<15...0> . Memoria care participă la operarea în modul DMA pe aceste canale trebuie să fie de numai 16 biți. Schimbatorul de octeți a plăcii de bază nu va corecta nepotrivirile de dimensiunea datelor.

NOTĂ: memoria de 8 biți, la rândul ei, poate transfera date numai în modul DMA către dispozitive I/O pe 8 biți; Memoria pe 8 biți nu poate fi utilizată cu dispozitive I/O pe 16 biți.

ATENŢIE! Controlerul de reîmprospătare a memoriei nu poate ocupa magistrala atâta timp cât controlerul DMA îl deține. Aceasta înseamnă că orice ciclu DMA nu trebuie să depășească 15 µs. În caz contrar, poate exista o pierdere de informații în cipurile de memorie dinamică.

CARACTERISTICI PENTRU PLACI EXTERNE

Semnalele pentru solicitarea și confirmarea modului DMA sunt conectate la toate plăcile externe și aceste semnale sunt generate de ieșirile TTL convenționale, astfel încât toate plăcile externe trebuie să utilizeze și să analizeze diverse canale DMA. În caz contrar, sloturile externe pot intra în conflict între ele sau cu dispozitivele de pe placa de bază.

Sloturile externe pot fi fie memorie cu acces direct, fie un dispozitiv I/O atunci când interfață cu un controler DMA.

Plăcile externe pot funcționa în 5 moduri diferite: bus master, memorie și acces direct I/O, memorie și I/O, reîmprospătare sau resetare memorie. Plăcile pot suporta orice combinație a primelor patru moduri; semnalul de resetare trebuie să respecte toate plăcile în același timp.

Doar cardurile de 16 biți cu două sloturi de interfață pot deveni maeștri în autobuz. Pentru a captura magistrala, placa externă trebuie să activeze semnalul -DRQși primirea unui semnal -DACK de la controlerul PMA, activați semnalul -MAESTRU. Aceasta completează procedura de captare a autobuzului.

O placă externă, care a prins magistrala, poate efectua orice cicluri de acces, la fel ca procesorul central. Singura limitare este imposibilitatea de a efectua cicluri DMA, deoarece toate semnalele de interfață care controlează funcționarea controlerului DMA sunt conectate la placa de bază și nu pot fi utilizate de controlerul DMA situat pe placa externă. Când placa externă este un master pe magistrală, controlerul DMA dezactivează semnalul AEN iar acest lucru permite dispozitivelor I/O să decodeze adresa în mod normal și să fie disponibile pentru placa externă. Când semnalul AEN este dezactivat, ciclurile de transmisie DMA nu sunt posibile (pentru mai multe detalii, consultați secțiunea descriere a semnalului AEN, în cap. 3). În plus, ciclurile DMA nu pot fi efectuate pe magistrală și pentru că canalul controlerului DMA prin care a fost capturat magistrala este ocupat, iar alte canale ale controlerului DMA nu pot fi utilizate până când cel ocupat anterior este eliberat, adică. până când autobuzul este eliberat de placa externă care l-a sechestrat.

NOTĂ: Software-ul care acceptă funcționarea unei plăci externe ca master bus trebuie să asigure utilizarea canalelor DMA numai în modul cascadă. În caz contrar, placa externă nu va putea captura autobuzul.

NOTĂ: Placa externă începe orice ciclu de acces la 16 biți, totuși dacă semnalul -MEM CS16 sau -I/O CS16 nu va fi permis, bucla se va termina ca pe 8 biți. În acest caz, schimbătorul de octeți de pe placa de bază va determina ce linii de date ( SD<15...8> sau SD<8...0> ) se transmite un octet de informație pe baza analizei semnalului -SBHEȘi SA0.

ATENŢIE! Placa externă care a captat magistrala trebuie să genereze un semnal cel puțin la fiecare 15 μs -REÎMPROSPĂTA pentru a solicita controlerului de reîmprospătare să reîmprospăteze memoria. Controlerul de regenerare, atunci când efectuează un ciclu de regenerare a memoriei, generează semnale de adresă și comandă și analizează semnalul I/O CH RDY, ci placa externă care a generat semnalul -REÎMPROSPĂTA, la sfârșitul ciclului de regenerare elimină acest semnal și continuă să fie comandantul pe magistrală. Dacă este necesar, efectuați mai multe cicluri de regenerare semnal -REÎMPROSPĂTA poate fi ținut de o placă externă pe durata numărului necesar de cicluri de regenerare.

Controlerul de regenerare a memoriei nu poate captura magistrala în sine până când controlerul DMA (și anume, prin aceasta placa externă devine master pe magistrală) îl eliberează pe durata regenerării pe un semnal -REÎMPROSPĂTA.

Placa externă poate funcționa în modul DMA numai dacă controlerul DMA este un master pe magistrală. În modul DMA, datele sunt întotdeauna transferate între dispozitivul I/O și memoria de pe placa externă. În modul de acces direct I/O, datele sunt transferate între memorie și un dispozitiv I/O pe o placă externă. O placă externă care răspunde la magistrală ca un dispozitiv de 8 sau 16 biți trebuie să utilizeze canalele de 8 sau 16 biți ale controlerului DMA, respectiv. În tabel. 2.2 arată starea semnalelor de pe magistrală pentru modul DMA.

ATENŢIE! Există câteva considerații speciale de care trebuie să țineți cont atunci când efectuați cicluri de transfer de date între dispozitivele I/O pe 8 biți și memoria pe 16 biți de pe placa externă. În primul rând, placa externă trebuie să analizeze semnalele -SBHEȘi SA0 pentru a determina corect datele transmise.

În al doilea rând, când scrieți pe IUV din memoria de pe placa externă, schimbătorul de octeți de pe placa de bază va determina ce jumătate din magistrala de date ( SD<15...8> sau SD<7...0> ) ar trebui să trimită un octet; placa externă, după analizarea -SBHE și SA0, trebuie să determine la ce jumătate din magistrala de date să trimită octetul de date. În al treilea rând, când citește IWW în memoria de pe placa externă, schimbătorul de octeți trimite octeți de date în memorie, de asemenea, fie de-a lungul jumătății superioare a magistralei de date. SD<15...8> , sau pe jumătatea mai tânără SD<7...0> . Placă de semnalizare externă -SBHEȘi SA0 trebuie să determine când să-și trieze ieșirile pe jumătatea inferioară a magistralei de date SD<7...0> pentru a evita coliziunile cu autobuzul.

O placă externă poate schimba memorie de 16 biți în modul DMA atât cu dispozitive I/O pe 8 biți, cât și cu cele pe 16 biți. Dar, dacă placa externă este o memorie de 8 biți, atunci în modul DMA poate face schimb de date numai cu dispozitive I/O pe 8 biți. O altă caracteristică se referă la cazul în care controlerul DMA scrie date pe un dispozitiv de ieșire de 8 biți pe o placă externă din memoria de 16 biți. Dacă un astfel de card extern este instalat într-un slot de 16 biți și poate funcționa în modul de 16 biți, trebuie să suporte jumătatea superioară a magistralei de date pentru acest caz. SD<15...8> în a treia stare pentru a evita coliziunea semnalului pe autobuz.

ATENŢIE! Când controlerul DMA este un maestru pe magistrală, ignoră semnalul -0WS, deci dacă o placă externă este utilizată ca memorie de 16 biți și schimbul cu aceasta este efectuat de controlerul DMA, utilizarea cipurilor de memorie rapide în astfel de o tablă nu are sens.

Acces normal la o placă externă ca memorie sau dispozitiv I/O. Placa externă devine o memorie normală sau o resursă I/O dacă masterul magistralei este CPU sau o altă placă externă.

ATENŢIE! Există unele particularități ale unei astfel de utilizări a unui card extern dacă acesta este instalat într-un slot și participă la schimbul de date ca memorie de 8 biți sau I/O pe parcursul întregului ciclu de acces. La citirea datelor pe o astfel de placă externă, schimbătorul de octeți va schimba datele între magistrale SD<15...8> sau SD<7...0> pentru recepția corectă a datelor de către placa externă. Placa externă trebuie să-și susțină ieșirile. SD<15...8> în a treia stare, deoarece altfel o coliziune a semnalelor pe magistrala de date este inevitabilă.

ATENŢIE! Când unele plăci externe devin master pe autobuz, ele pot ignora semnalul I/O CH RDY sau -0WSși executați ciclul de acces ca un ciclu de acces la memorie pe 8 sau 16 biți. Dar orice plăci externe trebuie să se întoarcă la comandantul în autobuz ISA aceste semnale atunci când sunt necesare, deoarece dacă CPU este masterul pe magistrală, atunci folosește aceste semnale pentru a determina durata ciclului de acces.

Toate plăcile externe sunt în modul de resetare când semnalul este activat RESET DRV; altfel acest mod nu este posibil. Toate ieșirile cu trei stări de pe placă trebuie să fie cu trei stări și toate ieșirile cu colector deschis trebuie să fie într-o stare logică pentru cel puțin 500 ns după activarea semnalului RESET DRV. Toate plăcile externe trebuie să își finalizeze inițializarea în termen de 1 ms după activarea semnalului. RESET DRVși fiți gata să efectuați cicluri de acces în autobuz. Orice operațiuni pe autobuz sunt posibile numai după dezactivarea semnalului. RESET DRV.

Controlerul de regenerare a memoriei efectuează cicluri de citire a memoriei la adrese speciale de pe placa de bază și plăci externe pentru a regenera informațiile din cipurile de memorie dinamică. La fiecare 15 µs, controlerul încearcă să preia autobuzul pentru a începe un ciclu de reîmprospătare. Dacă în acest moment masterul de pe magistrală este procesorul central, atunci eliberează magistrala pentru controlerul de regenerare. Dacă în acest moment magistrala este capturată de placa externă, atunci controlerul de regenerare va efectua un ciclu de regenerare numai atunci când placa externă generează un semnal -REÎMPROSPĂTA. Dacă în acest moment masterul de pe magistrală era controlerul PMA, atunci ciclul de regenerare nu poate fi efectuat până când magistrala este eliberată de acesta.

Când se efectuează un ciclu de regenerare, controlerul de regenerare generează semnale de adresă SA<7...0>cu una dintre cele 256 de adrese de reîmprospătare posibile. Alte linii de adresă sunt nedefinite și pot fi în a treia stare. Acest ciclu poate fi întârziat de I/O CH RDY cu semnale activate -SMEMRȘi -MEMR.

ATENŢIE! Ciclurile de reîmprospătare trebuie efectuate la fiecare 15 µs pentru a itera toate cele 256 de adrese în 4 ms. Dacă această condiție nu este îndeplinită, datele stocate în memoria dinamică se pot pierde.

Acest capitol discută caracteristicile magistralei, indiferent de tipul de dispozitiv care a blocat magistrala.

Spațiu maxim de adrese de memorie acceptat de magistrală ISA, 16 MB (24 de linii de adresă), dar nu toate sloturile acceptă pe deplin acest spațiu de adrese. Când masterul de pe magistrală accesează memoria de pe placa de bază sau memoria instalată în slot, trebuie să activeze semnalele -MEMR sau -MEMW; hardware-ul de pe placa de bază permite în plus semnale -SMEMRȘi -SMEMW dacă adresa solicitată se află în primul megaoctet al spațiului de adrese. Doar liniile sunt conectate la sloturi de 8 biți -SMEMRȘi -SMEMR, SD<7...0> Și SA<19...0> ; prin urmare, plăcile externe instalate în sloturi de 8 biți pot fi fie dispozitive I/O pe 8 biți, fie memorie de 8 biți în primul megaoctet al spațiului de adrese. Plăcile externe instalate în sloturi de 8/16 biți acceptă toate semnalele de comandă, adresele și datele; acestea pot fi fie pe 8 biți, fie pe 16 biți, iar spațiul de adresă de memorie de pe ele poate fi orice în 16 MB. Ciclul de acces la astfel de carduri externe este finalizat ca pe 16 biți dacă cardul activează semnalul -I/O CS16 sau -MEM CS16.

NOTĂ: Memoria de pe placa de bază sau cardul extern este considerată o resursă de 16 biți numai dacă semnalul este activat. -MEM CS16. Acest semnal este generat din semnalele de adresă LA<23...17> ; prin urmare, memoria pe 16 biți poate fi selectată doar în blocuri de 128 KB; în interiorul unui astfel de bloc, memoria nu poate fi parțial de 8 biți și parțial de 16 biți, deoarece este imposibil să generezi un semnal unic prin referire la un bloc mai mic. -MEM CS16. Adâncimea de biți din interiorul unui astfel de bloc ar trebui să fie aceeași atunci când accesați orice adresă în 128 KB.

ATENŢIE! Cipurile de memorie dinamică necesită cicluri de reîmprospătare la fiecare 15 µs. Dacă ciclurile de reîmprospătare sunt efectuate mai puțin de 15 µs, datele din memorie se pot pierde.

CARACTERISTICI PENTRU PLACI EXTERNE

Memoria dinamică de pe placa de bază poate avea două tipuri de organizare - 16 biți sau 32 de biți. Dar capacitatea de memorie de pe placa de baza este luata in calcul doar de procesorul central, pentru placile externe memoria dinamica de pe placa de baza este intotdeauna de doar 16 biti. ROM-ul de pe placa de bază care conține BIOS (Base Input/Output System) este, de asemenea, întotdeauna pe 16 biți.

Spațiul maxim de adrese pentru dispozitivele I/O acceptate de magistrala ISA este de 64 KB (16 linii de adresă). Toate sloturile acceptă 16 linii de adrese. Primele 256 de adrese sunt rezervate dispozitivelor situate, de regulă, pe placa de bază - registrele controlerului DMA, controlerului de întrerupere, ceas în timp real, cronometru și alte dispozitive necesare pentru compatibilitatea AT a diferitelor computere.

CARACTERISTICI PENTRU PLACI EXTERNE

În ciuda faptului că toate cele 16 semnale de adresă sunt disponibile pentru selectarea unei adrese IOC, în mod tradițional, numai primii 10 biți ai adresei au fost utilizați pentru adresele IOC în computerele din seria IBM PC / XT / AT. Aceasta înseamnă că adresele din următoarele blocuri kilobyte vor fi decodate în același mod ca adresele din primul kilobyte de adrese UBB. Prin urmare, pentru plăcile externe nou dezvoltate, „ferestrele” ar trebui utilizate în alocarea curentă a adreselor IWW standard pentru computerele IBM PC / AT. Pentru a crește numărul de adrese Air-blast utilizate (dacă este necesar), puteți utiliza spațiul de adrese al ferestrei selectate cu o schimbare de 1 KB sau un multiplu al acestuia. Evident, placa externă trebuie să decodeze mai mult de 10 linii de adresă în acest caz.

Liniile de solicitare de întrerupere sunt direcționate direct către controlere de întrerupere de tip Intel 8259A. Controlerul de întrerupere va răspunde la o solicitare pe o astfel de linie dacă semnalul de pe acesta trece de la scăzut la ridicat. Obosi ISA nu are linii care să confirme primirea unei cereri de întrerupere, prin urmare, dispozitivul care solicită întreruperea trebuie să determine el însuși confirmarea primirii cererii sale prin reacția CPU.

CARACTERISTICI PENTRU PLACI EXTERNE

Liniile de cerere de întrerupere sunt conectate la toate sloturile și sunt procesate de controlerul de întrerupere pe marginea ascendentă a semnalului. Înainte de a instala o nouă placă externă, dacă folosește un controler de întrerupere în activitatea sa, ar trebui să determinați dacă există o linie de solicitare de întrerupere liberă și să o utilizați pentru noua placă externă. Dacă această condiție nu este respectată, pot apărea conflicte în autobuz.

CPU sau placa externă poate executa atât cicluri de acces pe 8 biți, cât și pe 16 biți, toate ciclurile începând întotdeauna cu 16 biți și se termină pe 8 biți sau 16 biți. Un ciclu de acces va fi finalizat ca pe 8 biți dacă dispozitivul accesat dezactivează semnalul -I/O CS16 sau -MEM CS16.

Schimbatorul de octeți este întotdeauna pe placa de bază. Sarcina sa este de a conveni cu precizie asupra dimensiunii datelor schimbate între dispozitive. Pe fig. 3.1 arată locația schimbătorului de octeți la transferul de date între master și resursa accesată. În tabel. 3.1 rezumă toate informațiile despre permutarea octeților în timpul ciclurilor de acces. Schimbarea octetilor se realizeaza din autobuz SD<15...0> (HIGH BYTE - high byte) activat SD<7...0> (LOW BYTE - low byte) sau invers. În tabel, un transfer de octeți de la magistrala SD<15...0>pe SD<7...0>notat cu H > L, invers - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabelul 3.1.

Maestru de autobuz			Resursa care se accesează		Finalizarea ciclului
Dimensiunea datelor			Dimensiunea datelor		Dimensiunea datelor	Traseu citire scriere

Pe fig. 3.2 arată locația schimbătorului de octeți pentru ciclurile de transfer de date în modul DMA. În tabel. 3.2 rezumă toate informațiile despre permutarea octeților în timpul ciclurilor DMA. Schimbarea octetilor se realizeaza din autobuz SD<15...0> (HIGH BYTE) activat SD<7...0> (LOW BYTE) sau invers. În tabel, un transfer de octeți din autobuz SD<15...0> pe SD<7...0> notat cu H > L, invers - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabelul 3.2.

Dispozitiv I/O	Controler PDP					Finalizarea ciclului
Dimensiunea datelor				Dimensiunea datelor	-MEM CS16		Dimensiunea datelor	Citeste, scrie
								Interzis
									Acest capitol descrie toate semnalele de pe magistrala ISA. Pentru o mai bună înțelegere a funcționării magistralei, este indicat să împărțiți toate semnalele în 7 grupe: ADRESE, DATE, SEMNALE CEAS, SEMNALE COMANDĂ, SEMNALE MOD DMA, SEMNALE CENTRAL DE CONTROL, SEMNALE DE ÎNTRERUPERE, PUTERE. Informațiile despre direcția semnalelor (intrare, ieșire sau bidirecțională) sunt date în raport cu valoarea de referință pe magistrală. Grupul de semnale de adresă include adresele generate de masterul curent pe magistrală. Există două tipuri de semnale de adresă pe magistrala ISA, SA<19...0> Și LA<23...17> . SA<19...0> Semnalele de adresă de acest tip vin în magistrală din registrele de adrese, în care adresa este „blocata”. Semnale SA<19...0> permite accesarea memoriei doar în megaoctetul mic al spațiului de adrese. Când accesați un dispozitiv I/O, doar semnale SA<15...0> SA<19...16> nedefinit. În timpul ciclurilor de reîmprospătare a adresei, numai semnale SA<7...0> au o valoare reală și starea semnalelor SA<19...8> este nedefinit și acești pini trebuie să fie în a treia stare pentru toate dispozitivele de pe magistrală. CARACTERISTICI PENTRU PLACI EXTERNE Placa externă, care a devenit master pe magistrală, trebuie să activeze semnalul -REÎMPROSPĂTA pentru a regenera memoria, placa externă trebuie să-și tristatească conditionatoarele de semnal ale adresei de ieșire. LA<23...17> Semnalele de acest tip intră în magistrală fără „blocare” în registre. Când CPU este maestru pe magistrală, atunci valorile semnalului pe linii LA<23...17> adevărat în timpul generării semnalului BALOTși pot avea o valoare arbitrară la sfârșitul ciclului de acces. Dacă masterul de pe magistrală este controlerul PMA, semnalele LA<23...17> adevărat înainte de începerea semnalului -MEMR sau -MEMWși rămâne până la sfârșitul ciclului. La efectuarea ciclurilor de acces la memorie, semnalele LA<23...17> sunt întotdeauna adevărate, iar la accesarea dispozitivelor I/O, aceste semnale au un nivel logic de „0”. La efectuarea ciclurilor de regenerare, starea liniilor LA<23...17> este nedefinit și toate resursele de pe magistrală trebuie să-și păstreze ieșirile pe aceste linii în a treia stare. RECOMANDĂRI: Pentru semnale de „blocare”. LA ar trebui utilizate numai registre cu intrare potențială. Acest lucru se datorează faptului că în acest caz o nouă adresă adevărată va apărea la ieșirea registrului la începutul semnalului BALOT(și nu pe marginea de cădere) și, în plus, în timpul ciclurilor de acces la memorie de către un alt master, și nu de către CPU, semnalul BALOT este menținută într-o stare de „1” logic și registrul cu o intrare potențială va deveni pur și simplu un repetor de semnal LA(ceea ce este necesar în acest caz). CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă este un master pe magistrală, atunci semnalele LA<23...17> trebuie să fie adevărat înainte de începerea semnalului -MEMR sau -MEMWși rămâne așa până la sfârșitul ciclului. -REÎMPROSPĂTA(trebuie amintit că placa externă poate face acest lucru doar ca master pe magistrală), atunci controlerul de regenerare va genera semnale de adresă, astfel încât placa externă ar trebui să își seteze ieșirile de adresă la a treia stare. Semnal -SBHE(System Bus High Enable - Permiterea octetului mare pe magistrala de sistem) este permisă de procesorul central să indice tuturor resurselor de pe trunchi că liniile SD<15...8> este trimis un octet de date. Semnale -SBHEȘi SA0 sunt utilizate pentru a determina ce octet și pe ce jumătate din magistrala de date este trimisă (în conformitate cu Tabelul 3.1). Semnal -SBHE nu este generat de controlerul de regenerare atunci când captează magistrala, deoarece nu există schimburi de octeți și nicio citire de date reale. CARACTERISTICI PENTRU PLACI EXTERNE Dacă o placă externă devine master pe magistrală, atunci trebuie să genereze un semnal -SBHE precum şi unitatea centrală de procesare. Dacă placa externă, care este masterul pe magistrală, generează un semnal -REÎMPROSPĂTA, apoi semnalul său de ieșire -SBHE trebuie transferat în statul terț. BALOT Semnal BALOT(Bus Address Latch Enable - Permisiune de a „bloca” adresa pe autobuz) este un stroboscop pentru scrierea adresei de-a lungul liniilor LA<23...17> și le spune resurselor de pe autobuz că adresa este validă și poate fi „blocată” într-un registru. Acest semnal informează și resursele de pe magistrală pe care le semnalează SA<19...0> Și -SBHE Adevărat. Când magistrala este capturată de controlerul DMA, semnalul BALOT este întotdeauna egal cu „1” logic (produs pe placa de bază), din moment ce semnalele LA<23...17> Și SA<19...0> adevărat până când sunt generate semnale de comandă. Dacă controlerul de regenerare devine maestru pe autobuz, atunci pe linie BALOT un nivel logic este de asemenea menținut, deoarece semnalele de adresă SA<19...0> adevărat până încep semnalele de comandă. CARACTERISTICI PENTRU PLACI EXTERNE Când magistrala este capturată de o placă externă, semnalul BALOT menținută de placa de bază într-o stare de „1” logică pe durata capturii magistralei. Semnale de adresă LA<23...17> Și SA<19...0> trebuie să fie adevărată pentru momentul în care panoul de semnal de comandă este activat. Dacă CPU este masterul pe magistrală și efectuează un ciclu de acces la resurse pe placa externă, atunci semnalele LA<23...17> sunt adevărate doar pentru o perioadă scurtă de timp, așa că semnalul BALE trebuie utilizat pentru a „bloca” adresa într-un registru. Când magistrala este capturată de orice dispozitiv, altul decât CPU, linia BALE menține un nivel logic de „1”. AEN Semnal AEN(Address Enable) este activat atunci când controlerul DMA devine master pe magistrală și informează toate resursele de pe magistrală că ciclurile DMA rulează pe magistrală. Semnal permis AEN de asemenea, informează toate dispozitivele I/O că controlerul DMA a setat adresa de memorie și I/O ar trebui să fie dezactivat pe durata semnalului AEN decodarea adresei. Acest semnal este dezactivat dacă masterul de pe magistrală este CPU sau controlerul de regenerare. CARACTERISTICI PENTRU PLACI EXTERNE Dacă o placă externă generează semnalul -MASTER în timpul executării unei proceduri de captare a magistralei, semnalul AEN este dezactivat de controlerul DMA pentru a permite plăcii externe să acceseze dispozitivele I/O. SD<7...0> Și SD<15...8> linii SD<7...0> Și SD<15...8> , de regulă, se mai numește și magistrală de date și de-a lungul liniei SD15 se transmite bitul cel mai semnificativ, iar pe linie SD0- bitul cel mai puțin semnificativ. linii SD<7...0>- jumătatea inferioară a magistralei de date, SD<15...0> - jumătatea superioară a magistralei de date. Toate resursele pe 8 biți pot comunica doar prin jumătatea inferioară a magistralei de date. Suportul pentru schimbul de date între un master de 16 biți de pe magistrală și o resursă de 8 biți este realizat de un schimbător de octeți de pe placa de bază (Tabelul 3.1 și Figura 3.1 ilustrează funcționarea acestuia). CARACTERISTICI PENTRU PLACI EXTERNE Dacă semnalul - împrospătarea activate, plăcile externe trebuie să-și trifigureze ieșirile magistralei de date, deoarece nu există transferuri de date în timpul ciclurilor de reîmprospătare a memoriei. Semnalele din acest grup controlează atât durata, cât și tipurile de cicluri de acces efectuate pe magistrală. Grupul este format din șase semnale de comandă, două semnale gata și trei semnale care determină dimensiunea și tipul ciclului. Semnalele de comandă determină tipul de dispozitiv (memorie sau I/O) și direcția de transfer (scriere sau citire). Semnalele Ready controlează durata ciclului de acces, scurtându-l sau, dimpotrivă, prelungindu-l. -MEMRȘi -SMEMR Semnal -MEMR(Memory Read - Memory Reading) este activat de către master pe magistrală pentru a citi date din memorie la adresa determinată de semnalele de pe linii LA<23...17> Și SA<19...0> . Semnal -SMEMR(System Memory Read) este identic din punct de vedere funcțional cu -MEMR, cu excepția faptului că semnalul -SMEMR permis la citirea memoriei care se află în primul megaoctet al spațiului de adrese. Semnal -SMEMR -MEMR -MEMR 10 nanosecunde sau mai puțin. CARACTERISTICI PENTRU PLACI EXTERNE -MEMR, din momentul semnalului -SMEMR poate fi rezolvată doar de placa de bază la citirea din memorie în primul megabyte al spațiului de adrese. Dacă placa externă permite semnalul -REÎMPROSPĂTA -MEMR la a treia stare, deci după rezoluția semnalului -REÎMPROSPĂTA controlerul de regenerare va activa acest semnal. -MEMWȘi -SMEMW Semnal -MEMW(Memory Write - Write to memory) este activat de către master pe magistrală pentru a scrie date în memorie la adresa determinată de semnalele de pe linii LA<23...17> Și SA<19...0> . Semnal -SMEMW(Scriere în memorie de sistem) este identic din punct de vedere funcțional cu -MEMW, cu excepția faptului că semnalul -SMEMW permis atunci când scrieți în memorie în primul megaoctet al spațiului de adrese. Semnal -SMEMW generate pe placa de baza din semnal -MEMWși prin urmare întârziată în raport cu semnalul -MEMR 10 ns sau mai puțin. CARACTERISTICI PENTRU PLACI EXTERNE Dacă o placă externă devine master pe magistrală, atunci poate activa doar semnalul -MEMW, din momentul semnalului -SMEMW poate fi permis doar de placa de bază atunci când scrieți în memorie în primul megaoctet al spațiului de adrese. Dacă placa externă permite semnalul -REÎMPROSPĂTA, atunci trebuie să-și traducă ieșirea pe semnal -MEMW la cel de-al treilea stat. -I/SAU Semnal -I/SAU(I/O Read - Citirea dispozitivului I/O) este activat de către master pe magistrală pentru a citi date de la dispozitivul I/O la adresa determinată de semnale SA<15...0> . CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă permite semnalul -REÎMPROSPĂTA, atunci trebuie să-și traducă ieșirea pe semnal -I/SAU la cel de-al treilea stat. -I/OW Semnal -I/OW(I/O Write - Write to I/O devices) este activat de către master pe magistrală pentru a scrie date pe dispozitivul I/O la adresa determinată de semnale SA<15...0> . CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă permite semnalul -REÎMPROSPĂTA, atunci trebuie să-și traducă ieșirea pe semnal - IOW la cel de-al treilea stat. -MEM CS16 Semnal -MEM CS16(Memory Cycle Select) este activat de memoria pe 16 biți pentru a-i spune masterului magistralei că memoria pe care o accesează are o organizare pe 16 biți și ar trebui să efectueze un ciclu de acces pe 16 biți. Dacă acest semnal este dezactivat, atunci pe magistrală poate fi efectuat doar un ciclu de acces pe 8 biți. Memoria la care se circulă trebuie să genereze acest semnal din semnalele de adresă LA<23...17> . -MEM CS16 RECOMANDĂRI: Decodarea semnalelor LA pe un card de memorie extern de 16 biți, activați semnalul -MEM CS16 dacă adresa setată pe magistrală este adresa acestei plăci externe. Deoarece acest semnal este fixat pe placa de bază, de regulă, pe marginea de cădere a semnalului BALOT, apoi schema de decodare a semnalelor LA și formarea ulterioară -MEM CS16 ar trebui să aibă cea mai mică întârziere posibilă (pentru computere cu o viteză a CPU de 20 MHz, nu mai mult de 20 ns). CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă este o memorie de 16 biți, atunci trebuie să informeze masterul de pe magistrală despre acest lucru, activând semnalul -MEM CS16. SA<15...0> iar unele dispozitive I/O vor rezolva accidental semnalul la decodificarea acestei adrese -I/O CS16, atunci placa externă ar trebui să o ignore în timpul ciclului de acces la memorie. -I/O CS16 Semnal -I/O CS16(Selectarea ciclului I/O - Selectarea ciclului I/O - Selectarea ciclului pentru I/O) este permisă I/O pe 16 biți pentru a spune masterului magistralei că I/O-ul pe care îl accesează are o organizare pe 16 biți și ar trebui să efectuează un ciclu de acces pe 16 biți. Dacă acest semnal este dezactivat, atunci pe magistrală poate fi efectuat doar un ciclu de acces I/O pe 8 biți. I/O, la care se efectuează ciclul de acces, trebuie să genereze acest semnal din semnalele de adresă SA<15...0> . NOTĂ: Controlerul PMA și controlerul de regenerare ignoră semnalul -I/O CS16 la efectuarea ciclurilor DMA și regenerarea memoriei. CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă este o I/O pe 16 biți, atunci trebuie să informeze masterul de pe magistrală despre acest lucru, activând semnalul -I/O CS16. Dacă placa externă, fiind master pe magistrală, generează semnale de adresă LA<23...17> iar un dispozitiv de memorie va rezolva accidental, la decodarea acestei adrese, semnalul -MEM CS16, atunci placa externă ar trebui să o ignore în timpul ciclului de acces la aparatul de aer condiționat. I/O CH RDY Semnal I/O CH RDY(I/O Channel Ready) este un semnal asincron generat de dispozitivul care este accesat pe magistrală. Dacă acest semnal este dezactivat, atunci ciclul de acces este prelungit, deoarece va fi adăugat la ciclurile de așteptare pe durata blocării. Când masterul de pe magistrală este procesorul central sau o placă externă, atunci durata fiecărui ciclu de așteptare este jumătate din perioada de frecvență SYSCLK(pentru frecvența ceasului SYSCLK= 8 MHz durata ciclului de așteptare - 62,5 ns). Dacă comandantul de pe autobuz este controlerul PMA, atunci fiecare ciclu de așteptare este o perioadă SYSCLK(pentru SYSCLK= 8 MHz - 125 ns). La accesarea memoriei pe o placă externă, CPU-ul introduce întotdeauna automat un ciclu de repaus (dacă semnalul -0WS dezactivat), deci dacă placa externă are suficient timp de ciclu cu un ciclu de repaus, atunci dezactivați semnalul I/O CH RDY nu este necesar. NOTĂ: Dispozitivele I/O nu ar trebui să genereze acest semnal atunci când execută cicluri DMA, deoarece I/O va activa semnalul DRQ numai după ce datele valide pot fi primite sau trimise de I/O și necesitatea unui control suplimentar al timpului de ciclu pe semnal. I/O CH RDY Nu. Numai dispozitivele de memorie în timpul ciclurilor DMA pot activa acest semnal. AVERTISMENT: Semnal I/O CH RDY nu poate fi dezactivat mai mult de 15 µs, deoarece dacă această cerință este încălcată, datele se pot pierde în cipurile de memorie dinamică. CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă este un master pe magistrală, atunci trebuie să primească și să analizeze semnalul I/O CH RDY când efectuează cicluri de acces la alte resurse. Când placa externă funcționează în alte moduri, trebuie să activeze acest semnal atunci când este gata să finalizeze ciclul. I/O CH RDYși efectuați toate ciclurile de acces ca cicluri normale de acces la memorie de 8 sau 16 biți. Prin urmare, instalarea unei plăci externe în computer care necesită o prelungire a ciclului de acces prin semnal I/O CH RDY, ar trebui să vă asigurați întotdeauna că computerul nu are o astfel de placă externă proiectată incorect. -0WS Semnal -0WS(0 Wait State - 0 cicluri de așteptare) este singurul semnal de pe întreaga magistrală care necesită, atunci când este recepționat de master pe magistrală, sincronizarea cu o frecvență SYSCLK. Este activat de resursa care este accesată de CPU sau de cardul extern și informează masterul de pe magistrală că ciclul de acces ar trebui să fie finalizat fără a introduce un ciclu de repaus. NOTĂ: Deși acest semnal este atașat la un slot de card de 8 biți, nu poate fi utilizat de o resursă de 8 biți. Poate fi folosit doar atunci când accesați memoria de 16 biți instalată într-un slot când CPU sau placa externă este masterul pe magistrală. Acest semnal este ignorat la accesarea aparatului de aer condiționat sau atunci când controlerul PMA sau controlerul de regenerare este comandantul autobuzului. CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă este un master pe magistrală, atunci trebuie să primească un semnal -0WS din resursele pe care le accesează și efectuează cicluri de acces cu astfel de resurse fără cicluri de așteptare suplimentare. Când placa externă este o memorie de 16 biți, atunci trebuie să activeze semnalul -0WS, dacă viteza acestei memorie vă permite să efectuați cicluri de acces la ea fără a introduce un ciclu de așteptare suplimentar. ATENŢIE! Din păcate, unele plăci externe, devenite maestru pe autobuz, ignoră semnalul -0WSși efectuați toate ciclurile de acces ca cicluri normale de acces la memorie de 8 sau 16 biți. -REÎMPROSPĂTA Semnal -REÎMPROSPĂTA(Reîmprospătare) este activată de controlerul de reîmprospătare pentru a informa toate dispozitivele de pe magistrală că ciclurile de reîmprospătare a memoriei sunt în curs. CARACTERISTICI PENTRU PLACI EXTERNE Dacă placa externă este un master pe magistrală, atunci trebuie să activeze semnalul -REÎMPROSPĂTA pentru a solicita o reîmprospătare a memoriei. În acest caz, ciclul de regenerare va fi efectuat chiar dacă controlerul de regenerare nu este un maestru pe magistrală. Grupul de semnale de control central este format din semnale de diferite frecvențe, semnale de control și erori. Semnal -MAESTRU(Master - Master) trebuie generat doar de placa externă care dorește să devină master pe autobuz. ATENŢIE! Dacă semnalul -MAESTRU activat mai mult de 15 µs, apoi placa externă trebuie să solicite un ciclu de reîmprospătare a memoriei activând semnalul -REÎMPROSPĂTA. CARACTERISTICI PENTRU PLACI EXTERNE Semnal -MAESTRU permisă de placa externă, care devine master pe magistrală, numai după primirea semnalului corespunzător -DACK de la controlerul PDP. După semnal -MAESTRU va fi activat, placa externă trebuie să aștepte cel puțin o perioadă de frecvență SYSCLKînainte de a începe să genereze semnale de adresă și date și cel puțin două perioade SYSCLKînainte ca semnalele de comandă să fie emise. -I/O CH CK Semnal -I/O CH CK(Verificarea canalului I/O) poate fi rezolvată de orice resursă de pe magistrală ca un mesaj de eroare fatal care nu poate fi recuperat. Un exemplu tipic de astfel de eroare este o eroare de paritate a accesului la memorie. Semnal - I/O CH CK trebuie permisă un timp de cel puțin 15 ns. Dacă în momentul în care a fost generat acest semnal, masterul de pe magistrală era controlerul PMA sau controlerul de regenerare, atunci semnalul -I/O CH CK va fi scris într-un registru de pe placa de bază și procesat numai după ce procesorul central devine master pe magistrală. Acest semnal este de obicei conectat la intrarea NMI a CPU și generarea lui face ca computerul să înceteze funcționarea normală. CARACTERISTICI PENTRU PLACI EXTERNE Dacă semnalul -I/O CH CK este permisă în momentul în care masterul de pe magistrală este o placă externă, apoi este scris în registrul de pe placa de bază și va fi procesat numai după ce magistrala este capturată de procesorul central. RESET DRV Semnal RESET DRV(Reset Driver - Device Reset) este generat de CPU pentru a seta inițial toate resursele de acces pe magistrală după pornire sau pene de curent. Timpul minim de rezoluție pentru acest semnal este de 1 ms. CARACTERISTICI PENTRU PLACI EXTERNE Plăcile externe trebuie să își comute ieșirile în a treia stare pe durata acestui semnal. SYSCLK Semnal SYSCLK(System Clock) în această carte este luată egală cu 8 MHz, deși, de regulă, această frecvență este aceeași cu frecvența de ceas a procesorului principal de pe placa de bază, dar cu un nivel logic de 50% (în durată) "1 ". Toate ciclurile de autobuz sunt proporționale SYSCLK, dar toate semnalele pe autobuz, cu excepția -0WS, desincronizat cu SYSCLK. CARACTERISTICI PENTRU PLACI EXTERNE Când o placă externă este un master de magistrală, se poate folosi SYSCLK pentru a seta lungimea ciclului, dar în afară de a genera -0WS, poate fi utilizat orice semnal de ceas. OSC Semnal OSC generat de placa de baza intotdeauna la o frecventa fixa de 14,3818 MHz cu 45-55% (in durata) nivel logic "1". Semnal OSC nesincronizat cu SYSCLK cu orice alt semnal de pe magistrală și, prin urmare, nu poate fi utilizat pentru aplicații care necesită sincronizare cu alte semnale. Din punct de vedere istoric, acest semnal părea să suporte primele controlere de monitor color pentru computerele personale din seria IBM PC. Acest semnal este convenabil pentru utilizarea de către plăcile externe, deoarece este același pentru toate modelele de computer compatibile IBM PC/AT. Grupul de semnal de întrerupere este utilizat pentru a solicita o întrerupere CPU. NOTĂ: De obicei, semnalele de solicitare de întrerupere sunt conectate la un controler de întrerupere de tip Intel 8259A. În ciuda faptului că orice master de pe magistrală are acces la controlerele de întrerupere (cum ar fi I/O), pentru compatibilitate cu software-ul, doar CPU poate deservi controlerul de întrerupere. IRQ<15,14,12,11,10> IRQ<9,7...3> O întrerupere poate fi solicitată de resurse atât de pe placa de bază, cât și de pe plăcile externe, permițând semnalul corespunzător IRQ. Semnalul trebuie să rămână activat până când întreruperea este confirmată de CPU, care de obicei constă în accesarea CPU la resursa care a cerut întreruperea. CARACTERISTICI PENTRU PLACI EXTERNE Cererea de întrerupere este scrisă la declanșatorul din controlerul de întrerupere pe marginea ascendentă a semnalului de cerere de întrerupere și trebuie generată de cipuri cu ieșiri TTL convenționale. Prin urmare, atunci când alegeți o linie de cerere de întrerupere pentru placa dumneavoastră externă, trebuie să vă asigurați că această linie nu este ocupată de nicio altă placă externă. Aceste semnale acceptă cicluri de transfer de date DMA. NOTĂ: canale PDP<3...0>acceptă numai transferuri de date pe 8 biți. Canale PDP<7...5>acceptă numai transferuri de date pe 16 biți. DRQ<7...5,0> DRQ<3,2,1> Semnale DRQ(DMA Request - request for DMA) sunt permise de către resursele de pe placa de bază sau plăcile externe să solicite service de la controlerul DMA sau să se ocupe de magistrala. Semnal DRQ trebuie activat până când controlerul PMA activează semnalul corespunzător -DACK. CARACTERISTICI PENTRU PLACI EXTERNE Semnale DRQ sunt generate de la ieșirile microcircuitelor TTL convenționale, prin urmare, atunci când instalați o placă externă în slotul magistralei ISA, trebuie să selectați corect canalul DMA, care nu ar trebui să fie ocupat de alte plăci externe. -DACK<7...5,0> -DACK<3,2,1> Semnale -DACK(DMA Acknowledge - DMA confirmation) sunt permise de controlerul DMA ca o confirmare a semnalelor de solicitare DRQ<7...5,3...0> . Rezoluția semnalului corespunzător -DACKînseamnă că fie ciclurile DMA vor fi pornite, fie placa externă a capturat magistrala. T/C Semnal T/C(Terminal Count - End of count) este permis de controlerul PDP atunci când contorizarea numărului de transferuri de date este finalizată pe oricare dintre canalele PDP, adică toate transferurile de date sunt finalizate. Pentru alimentarea plăcilor externe pe autobuz ISA Se folosesc 5 tensiuni de alimentare DC: +5 V, -5 V, +12 V, -12 V, 0 V (caz - Masa). Toate liniile de alimentare sunt conectate la conectorul de 8 biți, cu excepția unei linii de +5 V și a unei linii de carcasă pe conectorul suplimentar. Curenții de consum maxim admisibili pentru placa externă pentru fiecare tensiune de alimentare sunt date în Tabel. 4.1. Tabelul 4.1. Consum maxim de curent de către o placă externă Voltaj ATENŢIE! Datele prezentate în tabel. 4.1 nu înseamnă că fiecare dintre plăcile externe instalate în sloturi poate consuma astfel de curenți. Tabelul informează doar despre ce curenți pot trece prin conectorul (conectoarele) plăcii externe. Consumul total de curent admisibil pentru toate plăcile externe este de obicei limitat de sursa de alimentare a computerului. Prin urmare, înainte de a instala o nouă placă externă în slotul magistralei, ar trebui să determinați disponibilitatea unei rezerve adecvate pentru curenții de consum pentru acest card la sursa de alimentare a computerului. Cicluri de autobuz ISAîntotdeauna asincron în raport cu SYSCLK. Diverse semnale sunt permise și interzise în orice moment; în intervalele permise, semnalele de răspuns pot fi, de asemenea, generate în orice moment. Singura excepție este semnalul -0WS, care trebuie sincronizat cu SYSCLK. Există 4 tipuri de biciclete individuale în autobuz: Acces la resurse, RAP, Regenerare, Captură anvelope. Ciclu Acces la resurse este executat dacă CPU sau o placă externă ca master comunică cu resurse diferite de pe magistrală. Ciclul DMA este efectuat dacă controlerul DMA este un master pe magistrală și efectuează cicluri de transfer de date între memorie și I/O. Ciclul de reîmprospătare este efectuat doar de controlerul de reîmprospătare pentru a reîmprospăta cipurile DRAM. Ciclul Bus Capture este realizat de o placă externă pentru a deveni un maestru al autobuzului. Din punct de vedere structural, ciclurile diferă în funcție de tipul de master pe magistrală și de tipurile de resurse de acces pe acesta. În cadrul tipului de ciclu, există diferite tipuri ale acestuia, datorită duratei diferite a fiecărui tip. Există trei tipuri de cicluri Acces la resurse: ciclu cu 0 cicluri de așteptare - acest ciclu este cel mai scurt posibil; ciclu normal - la efectuarea unui astfel de ciclu, resursa de acces nu inhibă semnalul de gata I/O CH RDY- mai departe ciclul de acest fel va fi numit simplu normal; ciclu extins - atunci când se realizează un astfel de ciclu, resursa de acces dezactivează semnalul de pregătire I/O CH RDY pentru timpul necesar resursei pentru a primi sau transmite date - în continuare, acest tip de ciclu va fi numit ciclu extins. Există, de asemenea, două tipuri în ciclurile PDP și Regenerare: normal și extins, pe baza acelorași condiții descrise mai sus.Mai jos, toate tipurile de cicluri vor fi descrise în detaliu și, în plus, în Cap. 6 prezintă diagrame de timp pentru toate tipurile de cicluri. CPU începe ciclul Acces la resurse generarea semnalului BALOT, informând toate resursele despre valabilitatea adresei pe linii SA<19...0> , precum și pentru fixarea adreselor pe resurse de-a lungul liniilor LA<23...17> . Resursele trebuie să spună procesorului să rezolve semnalul -MEM CS16 sau -I/O CS16 că ciclul trebuie să fie de 16 biți; în caz contrar, bucla se va termina ca pe 8 biți. CPU-ul emite și instrucțiuni -MEMR, -MEMW, -IORCȘi -IOWC definirea tipului de resursă (memorie sau IOC), precum și direcția transferului de date. Dacă accesul la memorie este în primul megaoctet al spațiului de adrese, atunci semnalul va fi și el permis -SMEMR sau -SMEMW. O resursă de acces care trebuie să-și modifice timpul de ciclu ar trebui să răspundă cu un semnal -0WS sau I/O CH RDY pentru a informa CPU cu privire la durata ciclului de acces. CARACTERISTICI PENTRU PLACI EXTERNE O placă externă care prinde magistrala începe și ciclul de acces generând semnale de adresă, dar, spre deosebire de CPU, nu confirmă adresa cu un semnal. BALOT. Pe linia acestui semnal, placa de bază menține nivelul logic „1” pentru tot timpul când magistrala este capturată de placa externă. Prin urmare, placa externă trebuie să genereze semnale adevărate atât de-a lungul liniilor SA<19...0> cât şi de-a lungul liniilor LA<23...17> înainte de începerea rezoluției semnalului de comandă, păstrând adresa până la sfârșitul ciclului. De asemenea, placa externă trebuie să poată analiza semnalele -MEM CS16Și -I/O CS16și terminați bucla ca 16 sau 8 biți în funcție de aceste semnale. Un ciclu de acces cu 0 cicluri de somn este cel mai scurt ciclu posibil pe autobuz. Acest ciclu poate fi executat numai atunci când CPU sau placa externă (când este un master pe magistrală) accesează memoria de 16 biți. La începutul ciclului, comandantul trebuie să seteze adresa pe linii LA<23...17> pentru a selecta un bloc de memorie de 128 KB. Dacă atunci semnalul nu este permis -MEM CS16, atunci bucla se va termina ca o buclă de 8 biți (normală sau extinsă) și o buclă cu 0 cicluri de așteptare nu va fi executată. Dacă resursa va rezolva semnalul -MEM CS16, atunci trebuie să rezolve semnalul -0WS la momentul oportun după emiterea semnalului de comandă -MEMR sau -MEMW pentru a încheia bucla cu 0 cicluri de așteptare. Când semnalul este dezactivat -0WS ciclul se termină normal sau prelungit. NOTE: Dacă semnalul -0WS este permisă de resursa de acces, atunci masterul nu necesită permisiunea semnalului I/O CH RDY- este ignorat. doar semnal -0WS este în autobuz ISA sincron cu SYSCLK semnal. CARACTERISTICI PENTRU PLACI EXTERNE O placă externă care captează magistrala efectuează un ciclu de acces cu 0 cicluri de așteptare la fel ca CPU. Un ciclu normal poate fi efectuat de CPU sau de o placă externă (dacă deține magistrala) atunci când se accesează o memorie sau I/O pe 8 sau 16 biți. După ce emite semnale de adresă către magistrală, masterul activează semnalele de comandă -MEMR, -MEMW, -I/SAU sau -I/OW. Ca răspuns, resursa trebuie să rezolve semnalul I/O CH RDY la momentul potrivit, altfel ciclul se va finaliza ca prelungit. Permisiune I/O CH RDY determină comandantul să finalizeze ciclul într-o perioadă fixă ​​de timp (această perioadă este un multiplu al perioadei SYSCLK, dar nesincronizat cu acesta). Durata unui ciclu normal este determinată de timpul de rezoluție a semnalului -MEMR, -MEMW, -I/SAU sau -I/OW care, la rândul său, depinde de mărimea datelor și de adresa resursei de acces. Ciclul extins poate fi executat de CPU sau de o placă externă (dacă deține magistrala) atunci când se accesează o memorie sau I/O pe 8 sau 16 biți. Maestrul de pe magistrală efectuează un ciclu extins dacă resursa accesată nu se activează la momentul potrivit după ce semnalul de comandă este activat. I/O CH RDY. Maestrul continuă să activeze semnalul de comandă până când resursa activează semnalul I/O CH RDY. Perioada de timp a ciclului extins este, de asemenea, un multiplu de SYSCLK Controlerul de reîmprospătare încearcă să blocheze magistrala după ce au trecut 15 µs de la ultimul ciclu de reîmprospătare în două moduri: dacă magistrala este deținută de procesorul central, atunci la finalizarea executării comenzii curente, acesta transferă magistrala către controlerul de regenerare; dacă magistrala este deținută de controlerul DMA, atunci magistrala va fi transferată la controlerul de regenerare numai după finalizarea ciclurilor de transfer de date de către controlerul DMA. Scopul următoarelor semnale în timpul ciclului de regenerare are o interpretare originală: -REÎMPROSPĂTA- rezoluția acestui semnal indică începutul ciclului de regenerare; Adresa- controlerul de regenerare generează doar semnale pe liniile de adresă SA<7...0>, alte semnale de adresă sunt nedefinite; -MEMR- semnal -MEMR activat de controlerul de regenerare, în timp ce semnalul -SMEMR va fi activat de placa de bază; SD<15...0> - liniile de date sunt ignorate de controlerul de regenerare și toate resursele de pe magistrală sunt necesare pentru a-și transfera ieșirile liniei de date în a treia stare; Aceste semnale sunt ignorate de controlerul de regenerare: -MEM CS16 -I/O CS16 CARACTERISTICI PENTRU PLACI EXTERNE Când o placă externă este un master pe magistrală, trebuie să activeze semnalul în mod independent -REÎMPROSPĂTA pentru a începe un ciclu de reîmprospătare a memoriei. Controlerul de regenerare începe un ciclu normal de regenerare cu semnal activat -MEMR, ca răspuns, resursa trebuie să rezolve semnalul I/O CH RDY la momentul potrivit, altfel ciclul se va finaliza ca prelungit. Durata ciclului este de fapt determinată doar de durata semnalului. -MEMR. Controlerul de regenerare efectuează un ciclu extins dacă cel puțin o resursă de acces nu permite semnalul I/O CH RDY la momentul potrivit după rezoluția semnalului -MEMR. Controlerul de regenerare continuă să activeze semnalul -MEMRînainte de semnal I/O CH RDY vor fi permise de toate resursele din autobuz. Perioada de timp a ciclului extins este, de asemenea, un multiplu de SYSCLK, dar nu sincronizat cu acesta. Un ciclu DMA este similar cu un ciclu de acces efectuat de un alt proprietar de autobuz. Ciclurile DMA încep după rezoluția semnalului -DACK Controler PDP. Mărimea datelor transmise depinde de canalul DMA utilizat: canalele 0 până la 3 sunt definite pentru transferurile de date pe 8 biți și canalele 5 până la 7 pentru transferurile de date pe 16 biți. Semnale -MEM CS16Și -I/O CS1 6 sunt ignorate de controlerul DMA în sine, dar aceste semnale sunt folosite de schimbătorul de octeți de pe placa de bază. Ciclurile DMA sunt efectuate numai între dispozitivele de memorie și I/O. Semnalele de adresă generate de controlerul PMA conțin doar adresa de memorie și nu conțin adresa I/O. Procesul de transfer de date în ciclul DMA se realizează astfel: sursa de date expune datele pe magistrală, iar receptorul de date trebuie să fie gata să le primească în același timp. Comenzile de scriere și citire sunt, de asemenea, permise în același timp pentru selectarea corectă a direcției de transfer. În acest caz, semnalul de citire este în mod necesar rezolvat înaintea semnalului de scriere pentru a evita o coliziune între tampoanele de date din cele două resurse. IWW, solicitând modul PMA pe autobuz, permite semnalul DRQ canalul corespunzător. Dacă comandantul de pe magistrală este procesorul central, atunci eliberează magistrala controlorului PMA, care, la rândul său, îl anunță controlorul de trafic aerian cu permisiunea semnalului. -DACK despre începutul ciclului RAP. Deoarece controlerul PMA generează doar adresa de memorie, aparatul de aer condiționat trebuie să folosească semnalele -I/SAU, -I/OWȘi -DACK pentru a primi sau transmite date în modul DMA. Ciclul DMA începe cu rezoluția semnalului -DACK canalul corespunzător, precum și semnalul AEN. rezoluția semnalului AEN controlerul DMA notifică toate resursele de pe magistrală că adresele și comenzile sunt generate de controlerul DMA și nu de CPU, controlerul de reîmprospătare sau placa externă. După ce semnalele de comandă sunt rezolvate, controlerul PDP analizează semnalul I/O CH RDY pentru a determina durata ciclului. Dacă ciclul se prelungește, atunci perioada de prelungire este un multiplu de dublul perioadei SYSCLK, deși nu este sincronizat cu SYSCLK. NOTĂ: Datele care sunt scrise în memorie sau IOC trebuie să fie adevărate până când comanda de scriere este activată și rămân adevărate până când comanda de scriere este dezactivată. Ciclul normal este efectuat de controlerul DMA pentru transferuri de date pe 8 sau 16 biți. Controlerul PMA permite semnale -MEMR, -MEMW, -I/SAUȘi -I/OW, iar memoria cu care se efectuează schimbul trebuie să permită semnalul I/O CH RDY la momentul potrivit, altfel ciclul se va încheia ca prelungit. Rezoluția semnalului I/O CH RDY determină controlerul să finalizeze ciclul într-o perioadă fixă ​​de timp; această perioadă este un multiplu al perioadei SYSCLK, dar nu sincronizat cu acesta. Durata rezoluției semnalului -MEMR, -MEMW, -I/SAUȘi -I/OW determină durata întregului ciclu, iar această durată depinde de dimensiunea datelor pentru diferite spații de adrese. Un ciclu DMA extins este executat de controlerul DMA în același mod ca un ciclu normal, cu excepția faptului că, cu un ciclu extins, semnalul I/O CH RDY nu este permisă la momentul potrivit după ce semnalul de comandă a fost rezolvat. Controlerul PDP continuă să activeze semnalele de comandă până când aparatul de aer condiționat permite semnalul I/O CH RDY. Perioada de timp cu care se prelungește ciclul este în acest caz un multiplu de două ori mai mare decât perioada SYSCLK, deși nu este sincronizat cu SYSCLK. NOTĂ: Semnale de adresă LA<23...0> în timpul unui ciclu normal de acces trebuie să fie scris în registru de către resursele de acces pentru a reține adresa pe tot parcursul ciclului. Spre deosebire de ciclurile normale, atunci când se execută cicluri DMA, aceste semnale de adresă sunt adevărate pe parcursul întregului ciclu DMA. ATENŢIE! Canalele DMA care sunt utilizate de plăcile externe pentru captarea magistralei trebuie programate în modul cascadă. Orice card extern instalat în slot poate deveni master pe magistrala ISA. Placa externă de captare a magistralei trebuie să înceapă cu semnalul activat DRQ Canal DMA preprogramat în modul cascadă. Un canal DMA programat în modul în cascadă presupune că toate ciclurile DMA au fost efectuate de o resursă externă - în acest caz, un card extern. Controlerul PDP răspunde plăcii externe prin rezoluția semnalului -DACK; taxă externă ca răspuns la -DACK semnal de activare -MAESTRU. După rezoluția semnalului -MAESTRU placa externă trebuie să aștepte ceva timp, după care își poate începe ciclurile de acces.