Każdy ADC to złożone urządzenie elektroniczne, które może być wykonane w postaci pojedynczego układu scalonego lub zawierać duża liczba różne elementy elektroniczne. Pod tym względem cechy ADC zależą nie tylko od jego konstrukcji, ale także od cech elementów, które składają się na jego kompozycję. Większość ADC jest oceniana za pomocą głównych wskaźników metrologicznych, które można podzielić na dwie grupy: statyczne i dynamiczne.
DO charakterystyka statyczna ADC obejmują: wartości bezwzględne i polaryzacje sygnałów wejściowych, rezystancję wejściową, wartości i polaryzacje sygnałów wyjściowych, rezystancję wyjściową, wartości napięć i prądów zasilaczy, ilość cyfr binarnych lub dziesiętnych kodu wyjściowego, DC błędy konwersji napięcia itp.
DO parametry dynamiczne ADC obejmują: czas konwersji, maksymalną częstotliwość próbkowania, czas apertury, błąd dynamiczny itp.
Przyjrzyjmy się niektórym z tych opcji bardziej szczegółowo. Główną cechą ADC jest jego Rezolucja , co jest zwykle definiowane jako odwrotność maksymalny numer kombinacje kodów na wyjściu ADC. Rozdzielczość może być wyrażona w procentach, w liczbie bitów lub w jednostkach względnych.
Na przykład 10-bitowy przetwornik ADC ma rozdzielczość (1024) -1 » 10 -3 = 0,1%. Jeżeli napięcie skali dla takiego ADC wynosi 10 V, to bezwzględna wartość rozdzielczości wyniesie około 10 mV.
Rzeczywista wartość rozdzielczości różni się od wartości obliczonej z powodu błędów ADC. Dokładność ADC jest określona przez wartości błędu bezwzględnego, nieliniowości różniczkowej i całkowej. Błąd bezwzględny przetwornika ADC jest zdefiniowany w punkcie końcowym charakterystyki konwersji, dlatego jest powszechnie nazywany błędem pełnej skali i jest mierzony w jednostkach LSB.
Nieliniowość różnicowa (DNL) jest określana przez identyczność dwóch sąsiednich przyrostów sygnału, tj. jako różnicę napięć między dwoma sąsiednimi kwantami: DNL = hi-h i +1 . Definicję nieliniowości różniczkowej przedstawiono na ryc. 2,3 ale.
Nieliniowość całkowa ADC (INL) charakteryzuje tożsamość przyrostów w całym zakresie sygnału wejściowego. Zwykle określa się to, jak pokazano na ryc. 2,3 b, o maksymalne odchylenie wygładzonej charakterystyki transformacji od idealnej linii prostej, tj. INL = u i " – u i .
Czas konwersji T pr zwykle definiowany jako odstęp czasu od początku konwersji do pojawienia się stabilnego kodu sygnału wejściowego na wyjściu ADC. Dla niektórych typów ADC czas ten jest stały i nie zależy od wartości sygnału wejściowego, dla innych ADC czas ten jest zależny od wartości sygnału wejściowego. Jeśli ADC działa bez urządzenia samplującego i podtrzymującego, to czas konwersji to czas apertury.
Maksymalna częstotliwość próbkowania - jego częstotliwość, z jaką sygnał wejściowy może być konwertowany, pod warunkiem, że wybrany parametr (na przykład błąd bezwzględny) nie wykracza poza określone granice. Czasami przyjmuje się, że maksymalna częstotliwość konwersji jest odwrotnością czasu konwersji. Jednak nie jest to odpowiednie dla wszystkich typów ADC.
Ryż. 2.3. Definicja nieliniowości różniczkowej (a)
i integralna nieliniowość (b)
Zasady budowy ADC
Wszystkie typy zastosowanych przetworników ADC można podzielić ze względu na zmierzoną wartość napięcia na dwie grupy: ADC o chwilowych wartościach napięć oraz ADC o średnich wartościach napięć (przetworniki całkujące). Rozważmy najpierw przetworniki ADC, które pozwalają określić kod wartości chwilowej napięcia, a następnie rozważmy przetworniki całkujące i cechy ich zastosowania.
ADC wartości chwilowych można podzielić na następujące główne typy: zliczanie sekwencyjne, aproksymacja sukcesywna, równoległe, równolegle-sekwencyjne oraz z pośrednią transformacją na przedział czasu.
Schemat strukturalny Szeregowe zliczanie ADC pokazano na ryc. 2.4a. Zawiera komparator, który porównuje napięcie wejściowe z napięciem opinia. Bezpośrednie wejście komparatora odbiera sygnał wejściowy jesteś w, a na odwracaniu - napięcie jesteś 5 opinia. Praca przekształtnika rozpoczyna się wraz z nadejściem impulsu „START” z obwodu sterującego (nie pokazano na rysunku), który zamyka wyłącznik S. Za pomocą klucza prywatnego S impulsy ty 1 z generatora impulsów zegarowych podawane są do licznika, który steruje pracą przetwornika cyfrowo-analogowego (DAC). W wyniku sekwencyjnego zwiększania kodu wyjściowego licznika następuje sekwencyjny skokowy wzrost napięcia wyjściowego jesteś 5 DAC. DAC jest zasilany z referencyjnego źródła napięcia u 4 .
Kiedy napięcie wyjściowe DAC wyrówna się z napięciem wejściowym, komparator przełączy się, a kluczyk otworzy się zgodnie z sygnałem wyjściowym STOP S. W efekcie impulsy z generatora przestaną wchodzić na wejście licznika. Kod wyjściowy odpowiadający równości jesteś w = jesteś 5 usunięte z rejestru wyjściowego licznika.
Ryż. 2.4. Schemat strukturalny sekwencyjnego zliczania ADC (a)
oraz wykresy procesu konwersji (b)
Wykresy ilustrujące proces przetwarzania napięcia na kod cyfrowy przedstawiono na ryc. 2,4 b. Z tych wykresów widać, że czas konwersji jest zmienny i zależy od poziomu sygnału wejściowego. Z liczbą cyfr binarnych licznika równą n, oraz okres powtarzania impulsów zliczania T maksymalny czas konwersji można określić wzorem:
T pr \u003d (2 n - 1) T. (2.4)
Na przykład, kiedy n= 10 cyfr i T= 1 µs (tj. przy częstotliwości zegara 1 MHz) maksymalny czas konwersji wynosi
T pr \u003d (2 10 - 1) \u003d 1024 μs „1 ms.
co zapewnia maksymalną częstotliwość konwersji około 1 kHz.
Równanie konwersji ADC zliczania sekwencyjnego można zapisać jako:
kDU = u w,
gdzie 0 < k < n - ilość kroków do porównania, DU=h- wartość jednego kroku, czyli kroku kwantyzacji.
Schemat strukturalny kolejne przybliżenie ADC pokazano na ryc. 2,5 ale. W porównaniu do układu zliczania sekwencyjnego ADC dokonano w nim jednej istotnej zmiany - zamiast licznika wprowadzono rejestr kolejnych aproksymacji (SAR). Zmieniło to algorytm równoważenia i skróciło czas konwersji.
Działanie ADC z RPP opiera się na zasadzie dychotomii, czyli sekwencyjnego porównywania konwertowanego napięcia jesteś w z 1/2, 1/4, 1/8 itd. jego możliwej wartości maksymalnej U m. Pozwala to na n-bit ADC wykonuje cały proces konwersji dla P kolejne kroki aproksymacji (iteracje) zamiast (2 n -1) w przypadku zliczania sekwencyjnego i uzyskać znaczny wzrost wydajności. Wykres procesu konwersji ADC z RPP przedstawiono na ryc. 2,5 b.
Ryż. 2.5. Schemat strukturalny kolejnego przybliżenia ADC (a),
wykresy procesu transformacji (b) i diagram przejścia
dla trzycyfrowego ADC (c)
Jako przykład na ryc. 2,5 w przedstawia diagram przejścia dla trzybitowego kolejnego przybliżenia ADC. Ponieważ na każdym kroku określana jest wartość jednego bitu, zaczynając od najwyższego, taki ADC jest często nazywany ADC równoważącym bit po bicie. Przy pierwszym porównaniu ustala się - mniej więcej napięcie jesteś w, w jaki sposób Um/2. Następnym krokiem jest określenie, która ćwiartka zakresu jest jesteś w. Każdy kolejny krok zawęża obszar możliwego wyniku o połowę.
W każdym kroku porównania komparator generuje impulsy odpowiadające stanowi „więcej-mniej” (1 lub 0), które sterują kolejnym rejestrem aproksymacyjnym.
Schemat strukturalny równoległy ADC pokazano na ryc. 2.6. Konwerter wykonuje jednoczesną kwantyzację sygnału wejściowego jesteś w za pomocą zestawu komparatorów podłączonych równolegle do źródła sygnału. Poziomy progowe komparatorów są ustalane za pomocą dzielnika rezystancyjnego zgodnie z zastosowaną skalą kwantyzacji. W przypadku zastosowania do wejść sygnału komparatora jesteś w na ich wyjściach otrzymujemy skwantowany sygnał reprezentowany w jednolitym kodzie.
Ryż. 2.6. Schemat strukturalny równoległego ADC
Aby przekonwertować kod jednostkowy na binarny (lub BCD), używany jest konwerter kodowania. Podczas pracy w kodzie binarnym wszystkie rezystory dzielnika mają taką samą rezystancję. R. Czas konwersji takiego konwertera to jeden cykl, tj. T pr \u003d T. Konwertery równoległe są obecnie najszybsze i mogą działać z częstotliwością próbkowania ponad 100 MHz.
Dzielnik napięcia odniesienia to zestaw rezystorów o niskiej rezystancji o rezystancji około 1 oma. Na wyjściu „Korekcja” można skorygować napięcie polaryzacji zerowego poziomu na wejściu i na wyjściu U op2- bezwzględny błąd konwersji w punkcie końcowym wagi. Nominalne wartości napięć odniesienia to: U op1 =- 0,075 ... 0 V, oraz U op2= -2,1 ... -1,9 V. Typowe opóźnienie odpowiedzi komparatorów wynosi około 7 ns.
Schemat strukturalny ADC szeregowo-równoległy pokazano na ryc. 2.7. Taki ADC działa w kilku cyklach. W pierwszym cyklu ADC przetwarza najbardziej znaczące bity napięcia wejściowego jesteś w na kod cyfrowy (na schemacie są to bity 2 3 ... 2 5). Następnie, w drugim cyklu, bity te są konwertowane przez przetwornik cyfrowo-analogowy na napięcie, które jest odejmowane od sygnału wejściowego w subtraktorze VU. W trzecim cyklu ADC 2 zamienia powstałą różnicę na kod najmniej znaczących cyfr napięcia wejściowego jesteś w .
Takie konwertery charakteryzują się mniejszą prędkością w porównaniu do równoległych, ale mają mniejsza liczba komparatory. Na przykład dla 6-bitowego równoległego ADC potrzebne są 64 komparatory, a dla szeregowo-równoległego ADC tylko 16.
Liczbę etapów w takich przetwornikach ADC można zwiększyć, dlatego często określa się je mianem wielostopniowych lub potokowych. Kod wyjściowy takich przetworników ADC jest sumą kodów N = N 1 + N 2 + N 3 +..., produkowane przez oddzielne kaskady.
Ryż. 2.7. Schemat strukturalny równoległego szeregowego przetwornika ADC
PYTANIA TESTOWE:
1. Cel i klasyfikacja przetworników analogowo-cyfrowych.
2. Główne cechy ADC.
3. Podstawowe zasady budowy ADC.
4. Schemat ADC zliczania sekwencyjnego.
5. Schemat równoległego ADC.
6. Schemat równoległego szeregowego przetwornika ADC.
7. Schemat ADC kolejnych przybliżeń.
3 RODZAJE KODÓW BINARNYCH
W artykule omówiono główne zagadnienia związane z zasadą działania ADC różne rodzaje. Jednocześnie niektóre ważne obliczenia teoretyczne dotyczące matematycznego opisu konwersji analogowo-cyfrowej pozostały poza zakresem artykułu, ale zamieszczono linki, w których zainteresowany czytelnik może znaleźć głębsze rozważenie teoretycznych aspektów działania ADC . Dlatego artykuł jest bardziej o zrozumieniu ogólne zasady funkcjonowania ADC niż teoretyczna analiza ich pracy.
Wstęp
Jako punkt wyjścia zdefiniujmy konwersję analogowo-cyfrową. Konwersja analogowo-cyfrowa to proces konwersji sygnału wejściowego wielkość fizyczna do jego reprezentacji liczbowej. Przetwornik analogowo-cyfrowy to urządzenie, które dokonuje takiej konwersji. Formalnie wartością wejściową ADC może być dowolna wielkość fizyczna - napięcie, prąd, rezystancja, pojemność, częstotliwość powtarzania impulsów, kąt obrotu wału itp. Jednak dla pewności, w przyszłości przez ADC będziemy rozumieć tylko przetworniki napięcie-kod.
Pojęcie konwersji analogowo-cyfrowej jest ściśle związane z pojęciem pomiaru. Pomiar rozumiany jest jako proces porównywania wartości mierzonej z określonym wzorcem, podczas konwersji analogowo-cyfrowej wartość wejściowa porównywana jest z określoną wartością odniesienia (najczęściej z napięciem odniesienia). Tak więc konwersję analogowo-cyfrową można traktować jako pomiar wartości sygnału wejściowego i odnoszą się do niej wszystkie koncepcje metrologii, takie jak błędy pomiaru.
Główne cechy ADC
ADC ma wiele cech, z których częstotliwość konwersji i głębię bitową można nazwać głównymi. Częstotliwość konwersji jest zwykle wyrażana w próbkach na sekundę (SPS), głębokość bitowa jest w bitach. Nowoczesne przetworniki ADC mogą mieć głębię bitową do 24 bitów i współczynnik konwersji do jednostek GSPS (oczywiście nie jednocześnie). Im wyższa prędkość i głębia bitowa, tym trudniej uzyskać wymagane charakterystyki, tym droższy i bardziej skomplikowany konwerter. Szybkość konwersji i głębia bitowa są ze sobą powiązane w określony sposób i możemy zwiększyć efektywną głębię bitową konwersji poświęcając szybkość.
Typy ADC
Istnieje wiele typów ADC, ale w tym artykule ograniczymy się do rozważenia tylko następujących typów:
- Konwersja równoległa ADC (konwersja bezpośrednia, ADC flash)
- Sukcesywne przybliżanie ADC (SAR ADC)
- ADC delta-sigma (przetwornik ADC ze zrównoważonym ładunkiem)
Przetworniki ADC bezpośredniej (równoległej) konwersji mają najwyższą wydajność i najmniejszą głębię bitową. Na przykład przetwornik ADC konwersji równoległej TLC5540 firmy Texas Instruments ma prędkość 40 MSPS przy szerokości bitów wynoszącej tylko 8 bitów. ADC tego typu może mieć współczynniki konwersji do 1 GSPS. Można tutaj zauważyć, że potokowe ADC (potokowe ADC) mają jeszcze większą prędkość, jednak są kombinacją kilku ADC o niższej prędkości, a ich rozważenie wykracza poza zakres tego artykułu.
Środkową niszę w serii bit-speed zajmują kolejne przetworniki aproksymacyjne. Typowe wartości to 12-18 bitów przy współczynniku konwersji 100KSPS-1MSPS.
Najwyższą dokładność osiągają przetworniki ADC sigma-delta o głębokości bitowej do 24 bitów włącznie i prędkości od jednostek SPS do jednostek KSPS.
Innym typem ADC, który znalazł zastosowanie w niedawnej przeszłości, jest integrujący ADC. Integrujące przetworniki ADC są teraz prawie całkowicie wyparte przez inne typy przetworników ADC, ale można je znaleźć w starszych urządzenia pomiarowe.
bezpośrednia konwersja ADC
Przetworniki ADC z bezpośrednią konwersją rozpowszechniły się w latach 60. i 70. XX wieku, a w latach 80. zaczęto je produkować jako układy scalone. Są one często używane jako część „potokowych” przetworników ADC (nie uwzględnionych w tym artykule) i mają pojemność 6-8 bitów przy prędkości do 1 GSPS.
Architekturę ADC z bezpośrednią konwersją pokazano na ryc. jeden
Ryż. 1. Schemat strukturalny bezpośredniej konwersji ADC
Zasada działania przetwornika ADC jest niezwykle prosta: sygnał wejściowy podawany jest jednocześnie na wszystkie „dodatnie” wejścia komparatorów, a na „ujemne” wejścia zasilane są szeregiem napięć uzyskanych z odniesienia poprzez podzielenie przez rezystory R Dla obwodu na ryc. 1 ten wiersz będzie wyglądał następująco: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, gdzie Uref jest napięciem odniesienia przetwornika ADC.
Niech napięcie równe 1/2 Uref zostanie przyłożone do wejścia ADC. Wtedy zadziałają pierwsze 4 komparatory (jeśli policzysz od dołu), a na ich wyjściach pojawią się logiczne. Enkoder priorytetowy utworzy kod binarny z „kolumny” jednostek, która jest ustalana przez rejestr wyjściowy.
Teraz zalety i wady takiego konwertera stają się jasne. Wszystkie komparatory pracują równolegle, czas opóźnienia obwodu jest równy czasowi opóźnienia w jednym komparatorze plus czas opóźnienia w enkoderze. Komparator i enkoder można wykonać bardzo szybko, dzięki czemu cały obwód ma bardzo dużą prędkość.
Ale aby uzyskać N bitów, potrzebujesz komparatorów 2^N (a złożoność kodera również rośnie do 2^N). Schemat na ryc. 1. zawiera 8 komparatorów i ma 3 bity, aby uzyskać 8 bitów potrzeba 256 komparatorów, na 10 bitów - 1024 komparatorów, na 24-bitowy przetwornik ADC potrzebaby ponad 16 mln. Jednak technologia nie osiągnęła jeszcze takich wyżyn.
kolejne przybliżenie ADC
Przetwornik analogowo-cyfrowy z rejestrem aproksymacji sekwencyjnego (SAR) mierzy amplitudę sygnału wejściowego, wykonując serię kolejnych „ważeń”, czyli porównując amplitudę napięcia wejściowego z serią wielkości generowanych w następujący sposób:
1. W pierwszym kroku na wyjściu wbudowanego przetwornika cyfrowo-analogowego ustawiana jest wartość 1/2Uref (dalej zakładamy, że sygnał jest w przedziale (0 - Uref).
2. jeśli sygnał jest większy od tej wartości, to jest porównywany z napięciem leżącym w środku pozostałego przedziału, czyli w tym przypadku 3/4Uref. Jeżeli sygnał jest niższy niż ustawiony poziom, następne porównanie zostanie wykonane z mniej niż połową pozostałego interwału (tzn. z poziomem 1/4Uref).
3. Krok 2 powtarza się N razy. Zatem N porównań („wag”) generuje N bitów wyniku.
Ryż. 2. Schemat strukturalny kolejnego przybliżenia ADC.
Zatem kolejne przybliżenie ADC składa się z następujących węzłów:
1. Komparator. Porównuje wartość wejściową i aktualną wartość napięcia „masy” (oznaczoną trójkątem na rys. 2).
2. Przetwornik cyfrowo-analogowy (przetwornik cyfrowo-analogowy, DAC). Generuje „ważoną” wartość napięcia na podstawie kodu cyfrowego otrzymanego na wejściu.
3. Rejestr kolejnych aproksymacji (SAR). Realizuje kolejny algorytm aproksymacyjny, generujący aktualną wartość kodu podawanego na wejście przetwornika cyfrowo-analogowego. Cała architektura ADC nosi nazwę od jej nazwy.
4. Schemat zatrzymania próbki (Sample/Hold, S/H). Dla działania tego przetwornika ADC fundamentalnie ważne jest, aby napięcie wejściowe pozostawało stałe podczas całego cyklu konwersji. Jednak „prawdziwe” sygnały mają tendencję do zmiany w czasie. Schemat pobierania i przechowywania „zapamiętuje” bieżącą wartość sygnał analogowy i utrzymuje go bez zmian przez cały cykl pracy urządzenia.
Zaletą urządzenia jest stosunkowo duża szybkość konwersji: czas konwersji N-bitowego przetwornika ADC wynosi N cykli. Dokładność konwersji jest ograniczona dokładnością wewnętrznego przetwornika cyfrowo-analogowego i może wynosić 16-18 bitów (teraz zaczęły pojawiać się 24-bitowe SAR-y ADC, na przykład AD7766 i AD7767).
Delta Sigma ADC
Wreszcie, najbardziej interesującym typem ADC jest ADC sigma-delta, czasami określany w literaturze jako ADC o zrównoważonym ładunku. Schemat blokowy ADC sigma-delta pokazano na ryc. 3.
Rys.3. Schemat strukturalny ADC sigma-delta.
Zasada działania tego ADC jest nieco bardziej skomplikowana niż w przypadku innych typów ADC. Jego istotą jest porównanie napięcia wejściowego z wartością napięcia zgromadzoną przez integrator. Impulsy o polaryzacji dodatniej lub ujemnej podawane są na wejście integratora w zależności od wyniku porównania. Zatem ten ADC jest prostym układem śledzącym: napięcie na wyjściu integratora „śledzi” napięcie wejściowe (rys. 4). Wynikiem tego obwodu jest strumień zer i jedynek na wyjściu komparatora, który jest następnie przepuszczany przez cyfrowy filtr dolnoprzepustowy, co daje wynik N-bitowy. LPF na ryc. 3. W połączeniu z "decymatorem", urządzeniem, które zmniejsza częstotliwość odczytów poprzez ich "rozrzedzenie".
Ryż. 4. Sigma-delta ADC jako system śledzenia
Ze względu na rygor należy powiedzieć, że na ryc. 3 jest schematem blokowym przetwornika ADC sigma-delta pierwszego rzędu. Przetwornik ADC sigma-delta drugiego rzędu ma dwa integratory i dwie pętle sprzężenia zwrotnego, ale nie będzie tutaj omawiany. Osoby zainteresowane tym tematem mogą się odwołać.
Na ryc. 5 pokazuje sygnały w ADC na poziomie zerowym na wejściu (góra) i na poziomie Vref/2 (dół).
Ryż. 5. Sygnały w ADC na różnych poziomach sygnału na wejściu.
Teraz, bez wchodzenia w złożoną analizę matematyczną, spróbujmy zrozumieć, dlaczego przetworniki ADC sigma-delta mają bardzo niski poziom własne odgłosy.
Rozważ schemat blokowy modulatora sigma-delta pokazany na ryc. 3 i przedstawić w takiej formie (rys. 6):
Ryż. 6. Schemat strukturalny modulatora sigma-delta
Tutaj komparator jest reprezentowany jako sumator, który sumuje ciągły sygnał użyteczny i szum kwantyzacji.
Niech integrator ma transmitancję 1/s. Następnie, przedstawiając użyteczny sygnał jako X(s), wyjście modulatora sigma-delta jako Y(s), a szum kwantyzacji jako E(s), otrzymujemy transmitancję ADC:
Y(s) = X(s)/(s+1) + E(s)s/(s+1)
Oznacza to, że w rzeczywistości modulator sigma-delta jest filtrem dolnoprzepustowym (1/(s+1)) dla sygnału użytecznego i filtrem górnoprzepustowym (s/(s+1)) dla szumu. filtry o tej samej częstotliwości odcięcia. Szum skoncentrowany w zakresie wysokich częstotliwości widma jest łatwo usuwany przez cyfrowy filtr dolnoprzepustowy, który znajduje się za modulatorem.
Ryż. 7. Zjawisko „przemieszczenia” szumu w wysokoczęstotliwościowej części widma
Należy jednak rozumieć, że jest to niezwykle uproszczone wyjaśnienie kształtowania szumu w przetworniku ADC sigma-delta.
Tak więc główną zaletą przetwornika ADC sigma-delta jest wysoka dokładność, wynikająca z niezwykle niskiego poziomu szumów własnych. Jednak dla uzyskania wysokiej dokładności konieczne jest, aby częstotliwość graniczna filtru cyfrowego była jak najniższa, wielokrotnie mniejsza niż częstotliwość modulatora sigma-delta. Dlatego przetworniki ADC sigma-delta mają niski współczynnik konwersji.
Mogą być stosowane w technologii audio, ale główne zastosowanie to automatyka przemysłowa do przetwarzania sygnałów z czujników, w przyrządach pomiarowych oraz w innych zastosowaniach, w których wymagana jest wysoka dokładność. ale nie jest wymagana duża prędkość.
Trochę historii
Najstarszym w historii odniesieniem ADC jest prawdopodobnie patent Paula M. Raineya „Facsimile Telegraph System”, USA. Patent 1 608 527, złożony 20 lipca 1921, wydany 30 listopada 1926. Urządzenie przedstawione w patencie jest w rzeczywistości 5-bitowym przetwornikiem ADC z bezpośrednią konwersją.
Ryż. 8. Pierwszy patent ADC
Ryż. 9. Konwersja bezpośrednia ADC (1975)
Urządzenie pokazane na rysunku to bezpośrednia konwersja ADC MOD-4100 firmy Computer Labs, wyprodukowana w 1975 roku, zmontowana w oparciu o komparatory dyskretne. Komparatorów jest 16 (umieszczone są w półokręgu w celu wyrównania opóźnienia propagacji sygnału do każdego komparatora), dlatego ADC ma pojemność zaledwie 4 bitów. Współczynnik konwersji 100 MSPS, pobór mocy 14 watów.
Poniższy rysunek przedstawia zaawansowaną wersję przetwornika ADC z bezpośrednią konwersją.
Ryż. 10. Bezpośrednia konwersja ADC (1970)
VHS-630 z 1970 roku, wyprodukowany przez Computer Labs, miał 64 komparatory, był 6-bitowy, 30 MSPS i zużywał 100 watów (VHS-675 z 1975 roku miał 75 MSPS i zużywał 130 watów).
Literatura
W.Kestera. Architektury ADC I: Konwerter Flash. Urządzenia analogowe, samouczek MT-020.
W przypadku korzystania z komputera do przetwarzania informacji z różnych urządzeń (obiektów, procesów), w których informacje są reprezentowane przez sygnały ciągłe (analogowe), wymagane jest przekształcenie sygnału analogowego w cyfrowy - na liczbę proporcjonalną do amplitudy tego sygnał i odwrotnie. Ogólnie procedura konwersji analogowo-cyfrowej składa się z trzech etapów)
